KR0136392B1 - 이중화 시스템에서의 듀얼카피 방법 및 그 장치 - Google Patents

이중화 시스템에서의 듀얼카피 방법 및 그 장치

Info

Publication number
KR0136392B1
KR0136392B1 KR1019930030911A KR930030911A KR0136392B1 KR 0136392 B1 KR0136392 B1 KR 0136392B1 KR 1019930030911 A KR1019930030911 A KR 1019930030911A KR 930030911 A KR930030911 A KR 930030911A KR 0136392 B1 KR0136392 B1 KR 0136392B1
Authority
KR
South Korea
Prior art keywords
data
copy
unit
memory
dual
Prior art date
Application number
KR1019930030911A
Other languages
English (en)
Other versions
KR950022624A (ko
Inventor
장세인
Original Assignee
정장호
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신 주식회사 filed Critical 정장호
Priority to KR1019930030911A priority Critical patent/KR0136392B1/ko
Publication of KR950022624A publication Critical patent/KR950022624A/ko
Application granted granted Critical
Publication of KR0136392B1 publication Critical patent/KR0136392B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 고도의 신뢰성을 요구하는 전전자교환기의 프로세서 블럭간의 또는 대용량 컴퓨터 시스템에서 듀얼카피(Dual Copy)를 통한 액티브/스텐바이 형태의 이중화를 구현하고자 하는 경우의 듀얼카피 방법 및 그 장치에 관한 것으로 특히, 하드웨어적으로 로칼 시스템 메모리와 상대편 시스템 메모리를 동시에 라이트함으로써 듀얼카피 시간을 최소화시켜 이중화 시스템의 성능을 극대화할 수 있는 이중화 시스템에서의 듀얼카피 방법 및 그 장치를 제공하여 종래의 소프트웨어적인 듀얼카피의 동작시간에 비하여 상당히 단축할 수 있으며 종래의 동작방법에 비해 스프트웨어의 동작도 단순화시킬 수 있는 효과가 있다.

Description

이중화 시스템에서의 듀얼카피 방법 및 그 장치
제1도는 이중화 시스템에서의 종래 듀얼카피 장치의 블럭 구성도
제2도는 제1도에 도시되어 있는 듀얼카피 장치의 신호 흐름 예시도
제3도는 본 발명에 따른 이중화 시스템에서의 듀얼카피 장치의 블럭 구성도
제4도는 본 발명에 따른 D채널 제어부의 상세 블럭 구성도
제5도는 제3도에 도시되어 있는 듀얼카피 장치의 신호 흐름 예시도
*도면의 주요부분에 대한 부호의 설명*
10:CPU20:디코더
30:시스템메모리40:D채널 정합부
50:제어부51:디코더 및 버스제어기
52:주소변환기53A~53D:버퍼
본 발명은 고도의 신뢰성을 요구하는 전전자교환기의 프로세서 블럭간의 또는 대용량 컴퓨터 시스템에서 듀얼카피(Dual Copy)를 통한 액티브/스텐바이 형태의 이중화를 구현하고자 하는 경우의 듀얼카피 방법 및 그 장치에 관한 것으로 특히, 하드웨어적으로 로칼 시스템 메모리와 상대편 시스템 메모리를 동시에 라이트함으로써 듀얼카피 시간을 최소화시켜 이중화 시스템의 성능을 극대화할 수 있는 이중화 시스템에서의 듀얼카피 방법 및 그 장치에 관한 것이다.
일반적으로, 이중화 시스템에서는 마스터 유니트와 슬레이브 유니트간에 데이타를 공통으로 저장하고 있다가 마스터 유니트의 자체진단으로 에러의 발생을 감지하면 마스터 유니트가 슬레이브 유니트로 전환되고 슬레이브 유니트가 마스터 유니트로 전환되는데, 상기 과정을 간략히 설명하면 다음과 같다.
액티브중인 마스터 유니트는 로칼의 시스템 메모리에 데이타 변동이 있을 때 즉, 자체의 메모리에 데이타 저장동작시마다 시스템버스와 병렬 채널인 D채널을 통하여 스텐바이중인 슬레이브 유니트내의 메모리에 그대로 복사함으로서 상기 마스터와 슬레이브 유니트내의 메모리에 저장되어 있는 데이타가 일치되며 상기 액티브중인 마스터 유니트에서 에러조건이 발생되어 더이상의 정상적인 동작이 불가능해질 경우 콘트롤 채널 또는 시스템 채널을 통하여 절체신호를 스텐바이중인 슬레이브 유니트에 인가하면 자연스러운 액티브/스텐바이의 절체가 이루어질 수 있게 되며 이때 사용되는 데이타 카피기법은 듀얼 카피(Dual Copy)방식이 대표적이다.
상기의 듀얼 카피(Dual Copy)방식을 적용한 종래의 이중화 시스템을 첨부한 도면을 참조하여 설명하면, 제1도에 도시되어 있는 바와 같이 CPU(10)와, 디코더(20)와, 시스템메모리(30) 그리고 D채널 정합부(40)로 구성되어 있다.
상기와 같은 구성을 갖는 종래 듀얼카피 장치의 동작을 첨부한 제2도를 참조하여 살펴보면 다음과 같다.
액티브중인 마스터 유니트내의 CPU(10)는 자신의 로칼메모리인 시스템 메모리(30)에 데이타를 저장하려는 경우 디코더(20)를 통하여 메모리 선택신호(MBSEL*)와 라이트신호(WR*)를 상기 시스템메모리(30)에 인가한다. 메모리 선택신호(MBSEL*)와 라이트신호(WR*)를 인가받은 상기 시스템메모리(30)는 상기 CPU(10)에서 인가하는 데이타를 저장한후 데이타 저장이 완료되었다는 종료신호(TMA*)를 상기 CPU(10)에 인가한다. 이때까지의 과정이 제2도의 a구간에서 일어나는 동작이며 제1도의 점선으로 A라고 도시되어 있다.
상기와 같은 동작이 완료되면 상기 CPU(10)는 상기 디코더(20)를 통하여 상기 시스템메모리(30)의 동일 주소영역으로 메모리 선택신호(MBSEL*)와 리드신호(WR*)을 인가한다. 한편 상기 신호를 인가받는 시스템 메모리(30)는 해당 주소영역에 저장되어 있는 데이타를 CPU(10)에 전달하고서 해당 주소영역에 저장되어 있는 데이타를 모두 전송한 후에 전송동작이 완료되었다는 종료신호를 상기 CPU(10)에 인가한다. 이때까지의 과정이 제2도의 b구간에서 일어나는 동작이며 제1도에 점선으로 B라고 도시되어 있다.
상기 시스템메모리(30)로 부터 종료신호(TMA*)를 인가받은 CPU(10)는 상기 디코더(20)를 제어하여 상대편 즉, 스텐바이중인 슬레이브 유니트내의 시스템메모리주소로 억세스되어진 데이타를 주소 변환(제2도의 c구간)하고 주소변환이 완료되면 D채널 정합부(40)에 상기 D채널 정합부(40)를 선택한다는 선택신호(DSEL*)를 인가하며 상기 D채널 정합부(40)는 상기 디코더(30)에서 인가되는 데이타를 스텐바이중인 슬레이브 유니트내의 D채널 정합부에 인가하고, 상기 D채널 정합부(40)로 부터 슬레이브 유니트내의 시스템메모리에 데이타의 저장이 오료되었다는 종료신호(TDA*)를 상기 CPU(10)가 전달받으므로서 종료된다. 이때까지의 과정이 제2도의 d구간에서 일어나는동작이며 제1도에 점선으로 C라고 도시되어 있다.
그러나, 상기와 같이 동작하는 종래의 듀얼카피 장치는 마스터 유니트내의 CPU가 슬레이브 유니트내의 시스템메모리에 한번의 라이트 동작을 하기 위해서는 자체메모리에 데이타를 저장하고 데이타를 다시 리드한 후 어드레스 변환과정을 거쳐 슬레이브 유니트에 인가하는 일련의 동작으로 인해 실제적인 카피시간이 길어져 듀얼카피 모드를 사용하는 이중화 시스템의 성능을 저하시키는 문제점이 발생되었다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 하드웨어적으로 로칼 시스템 메모리와 상대편 시스템 메모리를 동시에 라이트함으로써 듀얼카피 시간을 최소화시켜 이중화 시스템의 성능을 극대화할 수 있는 이중화 시스템에서의 듀얼카피 방법 및 그 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은, 마스터 유니트와 슬레이브 유니트간의 데이타 공유를 위한 이중화 시스템에서 카피동작 제어수단과 시스템 동작시 발생되는 데이타를 저장하기 위한 메모리 및 상기 마스터 유니트와 슬레이브 유니트간의 데이타 통신을 위한 D채널 정합 수단을 구비하고 있는 듀얼카피 장치에 있어서, 상기 카피동작 제어수단에서 듀얼카피동작 수행 초기에 발생되는 제어신호를 감지하여 상기 메모리에 저장되는 데이타의 포맷을 변환하며 상기 데이타의 전송 버스를 제어하는 디코더 및 버스제어부와, 상기 메모리의 어드레스를 슬레이브 유니트내 메모리의 어드레스에 맞추어 변환하기 위한 주소변환 수단 및 각각의 어드레스와 데이타베이스를 격리시키기 위한 소정갯수의 버퍼들로 구성되는 D채널 제어수단을 포함하여 상기 카피동작 제어수단에서 데이타 저장동작 수행시 자체의 메모리 및 슬레이브 유니트내 메모리에 데이타를 동시에 저장할 수 있는데 있다.
상기 목적을 달성하기 위한 본 발명의 다른 특징은, 마스터 유니트와 슬레이브 유니트간의 데이타 공유를 위하여 카피동작 제어수단과 시스템 동작시 발생되는 데이타를 저장하기 위한 데이타 저장수단 및 상기 마스터 유니트와 슬레이브 유니트간의 데이타 통신을 위한 정합 수단을 구비하고 있는 이중화 시스템에서의 듀얼카피 방법에 있어서, 상기 마스터 유니트의 카피동작 제어수단에서 데이타를 상기 데이타 저장수단에 저장 할 것인가를 판단하는 제1단계와, 상기 제1단계에서 데이타를 저장할 것으로 판단하는 경우 상기 데이타 저장수단에 데이타 저장신호를 인가하는 제2단계와, 상기 제2단계에서 데이타 저장수단에 인가되는 데이타 저장신호를 상기 슬레이브 유니트와 연결되어 있는 정합수단에 인가하는 제3단계 및 상기 데이타 저장수단과 정합수단에 저장하고자 하는 데이타를 인가하는 제4단계를 포함하여 마스터 유니트 자신과 상대편의 슬레이브 유니트가 동시에 시스템의 동작시 발생되는 변동에 따른 데이타 저장시간을 공유할 수 있는데 있다.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
제3도는 본 발명에 따른 이중화 시스템에서의 듀얼카피 장치의 블럭 구성도로서, CPU(10), D채널 제어부(50), 시스템메모리(30) 그리고 D채널 정합부(40)로 구성되어 있다.
상기와 같은 구성중 D채널 제어부(50)의 상세 구성을 첨부한 제4도를 참조하여 살펴보면, 듀얼카피동작을 인지하기 위한 디코더 및 버스제어기(51)와, 로칼 시스테메모리의 어드레스를 상대편 로칼 시스템메모리의 어드레스로 변환하기 위한 주소변환기(52) 그리고 각각의 어드레스와 데이타버스를 격리시키기 위한 버퍼(53A~53D)들로 구성되어 있다.
상기와 같이 구성되어 있는 본 발명에 따른 이중화 시스템에서의 듀얼카피 장치의 바람직한 동작예를 첨부한 제5도를 참조하여 상세히 설명하면 다음과 같다.
우선, 주소변환기(52)에서 시스템 메모리의 주소를 변환하여야 하는 이유를 설명하면 로칼 시스템메모리 주소와 상대편 시스템메모리 주소가 약간의 차이를 지니기 때문이며, 그 차이는 아래와 같다.
로칼 시스템메모리 주소 A31 A30 A29 … A1 A0 (00X…XX)
상대편 시스템메모리 주소 A31 A30 A29 … A1 A0 (01X…XX)
액티브중인 마스터 유니트내의 CPU(10)는 시스템 동작중에 발생되는 데이타를 자신의 로칼메모리인 시스템 메모리(30)와 스텐바이중인 슬레이브 유니트내의 시스템 메모리에 저장하려는 경우 D채널 제어부(50)를 통하여 로칼시스템 메모리의 주소와 이를 상대편 시스템메모리의 주소로 변환한 주소들로 부터 WRSWL*을 발생하여 동시에 라이트 동작을 시작한다.
이때 상기 D채널 제어부(50)는 로칼 시스템메모리에서 인가되는 데이타 저장 종료 신호(MTA*)와 상대편 시스템메모리로 부터 인가되는 데이타 저장 종료신호(DTA*)를 접수하여 이들이 모두 도착했을때 상기 CPU(10)로 데이타 저장완료신호(TA*)를 인가시켜 상기 CPU(10)의 듀얼카피 동작을 종료시킨다.
그러므로, 상기 CPU(10)에서 로칼 시스템메모리로 데이타를 저장하는 경우 하드웨어적으로 자체 시스템메모리에 데이타 저장동작과 동시에 D채널 제어부(50)에서 자체 시스템메모리에 저장되는 데이타의 어드레스를 변환하여 D채널 정합부(40)을 통하여 상대편 메모리에 데이타를 저장하게 된다.
상기와 같이 동작하는 본 발명에 따른 이중화 시스템에서의 듀얼카피 방법 및 그 장치를 제공하여 종래의 소프트웨어적인 듀얼카피의 동작시간에 비하여 상당히 단축할 수 있으며 종래의 동작방법에 비해 소프트웨어의 동작도 단순화시킬 수 있는 효과가 있다.

Claims (2)

  1. 마스터 유니트와 슬레이브 유니트간의 데이타 공유를 위한 이중화 시스템에서 카피동작 제어수단과 시스템 동작시 발생되는 데이타를 저장하기 위한 메모리 및 상기 마스터 유니트와 슬레이브 유니트간의 데이타 통신을 위한 D채널 정합 수단을 구비하고 있는 듀얼카피 장치에 있어서,
    상기 카피동작 제어수단에서 듀얼카피동작 수행 초기에 발생되는 제어신호를 감지하여 상기 메모리에 저장되는 데이타의 포맷을 변환하며 상기 데이타의 전송 버스를 제어하는 디코더 및 버스제어부와;
    상기 메모리의 어드레스를 슬레이브 유니트내 메모리의 어드레스에 맞추어 변환하기 위한 주소변환 수단; 및
    각각의 어드레스와 데이타버스를 격리시키기 위한 소정갯수의 버퍼들로 구성되는 D채널 제어수단을 포함하여 상기 카피동작 제어수단에서 데이타 저장동작 수행시 자체의 메모리 및 슬레이브 유니트내 메모리에 데이타를 동시에 저장할 수 있는 것을 특징으로 하는 이중화 시스템에서의 듀얼카피 장치.
  2. 마스터 유니트와 슬레이브 유니트간의 데이타 공유를 위하여 카피동작 제어수단과 시스템 동작시 발생되는 데이타를 저장하기 위한 데이타 저장수단 및 상기 마스터 유니트와 슬레이브 유니트간의 데이타 통신을 위한 정합 수단을 구비하고 있는 이중화 시스템의 듀얼카피 방법에 있어서,
    상기 마스터 유니트의 카피동작 제어수단에서 데이타를 상기 데이타 저장수단에 저장 할 것인가를 판단하는 제1단계와;
    상기 제1단계에서 데이타를 저장할 것으로 판단하는 경우 상기 데이타 저장수단에 데이타 저장신호를 인가하는 제2단계와;
    상기 제2단계에서 데이타 저장수단에 인가되는 데이타 저장신호를 상기 슬레이브 유니트와 연결되어 있는 정합수단에 인가하는 제3단계; 및
    상기 데이타 저장수단과 정합수단에 저장하고자 하는 데이타를 인가하는 제4단계를 포함하여 마스터 유니트 자신과 상대편의 슬레이브 유니트가 동시에 시스템의 동작시 발생되는 변동에 따른 데이타를 공유할 수 있는 것을 특징으로 하는 이중화 시스템에서의 듀얼카피 방법.
KR1019930030911A 1993-12-29 1993-12-29 이중화 시스템에서의 듀얼카피 방법 및 그 장치 KR0136392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030911A KR0136392B1 (ko) 1993-12-29 1993-12-29 이중화 시스템에서의 듀얼카피 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030911A KR0136392B1 (ko) 1993-12-29 1993-12-29 이중화 시스템에서의 듀얼카피 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR950022624A KR950022624A (ko) 1995-07-28
KR0136392B1 true KR0136392B1 (ko) 1998-06-01

Family

ID=19373901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030911A KR0136392B1 (ko) 1993-12-29 1993-12-29 이중화 시스템에서의 듀얼카피 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR0136392B1 (ko)

Also Published As

Publication number Publication date
KR950022624A (ko) 1995-07-28

Similar Documents

Publication Publication Date Title
US6675253B1 (en) Dynamic routing of data across multiple data paths from a source controller to a destination controller
US6539463B1 (en) Disk-array apparatus capable of performing writing process in high transmission speed and surely avoiding data loss
US6389554B1 (en) Concurrent write duplex device
US5761728A (en) Asynchronous access system controlling processing modules making requests to a shared system memory
JP2001167005A (ja) メモリ診断方法とメモリ診断回路および半導体記憶装置
KR0136392B1 (ko) 이중화 시스템에서의 듀얼카피 방법 및 그 장치
JPH11232213A (ja) 入出力装置におけるデータ転送方式
JPH0122653B2 (ko)
JPH06274463A (ja) データ通信システム
JPH11184761A (ja) リードモディファイライト制御システム
EP3907614A1 (en) Semiconductor device
JPS5845116B2 (ja) 二重化記憶装置
JPS641809B2 (ko)
KR100431467B1 (ko) 프로세서간 이중화 시스템 및 방법
KR970004888B1 (ko) 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법
JPS61165160A (ja) バス制御方式
KR100454652B1 (ko) 하이파이버스시스템의주기억장치
JPS6119060B2 (ko)
KR20010028615A (ko) 교환기의 이중화 장치
JPS6218074B2 (ko)
JP2980163B2 (ja) データ転送方式
JP5321782B2 (ja) 二重化システム及びメモリコピー方法
JPS6232517B2 (ko)
JPH06110824A (ja) バスブリッジ装置
JPH0713874A (ja) 多重化記憶システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee