KR950022624A - 이중화 시스템에서의 듀얼카피 방법 및 그 장치 - Google Patents
이중화 시스템에서의 듀얼카피 방법 및 그 장치 Download PDFInfo
- Publication number
- KR950022624A KR950022624A KR1019930030911A KR930030911A KR950022624A KR 950022624 A KR950022624 A KR 950022624A KR 1019930030911 A KR1019930030911 A KR 1019930030911A KR 930030911 A KR930030911 A KR 930030911A KR 950022624 A KR950022624 A KR 950022624A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- unit
- memory
- slave unit
- copy
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
본 발명은 고도의 신뢰성을 요구하는 전전자교환기의 프로세서 블럭간의 또는 대용량 컴퓨터 시스템에서 듀얼카피(Dual Copy)를 통한 액티브/스탠바이 형태의 이중화를 구현하고자하는 경우의 듀얼카피 방법 및 그 장치에 관한 것으로 특히, 하드웨어적으로 로칼 시스템 메로리와 상대편 시스템 메로리를 동시에 라이트함으로써 듀얼카피 시간을 최소화시켜 이중화 시스템의 성능을 극대화할 수 있는 이중화 시스템에서의 듀얼카피 방법 및 그 장치를 제공하여 종래의 소프트웨어적인 듀얼카피의 동작시간에 비하여 상당히 단축할 수 있으며 종래의 동작방법에 비해 소프트웨어의 동작도 단순화시킬 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 이중화 시스템에서의 듀얼카피 정치의 블럭 구성도,
제4도는 본 발명에 따른 D채널 제어부의 상세 블럭 구성도,
제5도는 제3도에 도시되어 있는 듀얼카피 장치의 신호 흐름 예시도.
Claims (2)
- 마스터 유니트와 슬레이브 유니트간의 데이타 공유를 위한 이중화 시스템에서 카피동작 제어수단과 시스템 동작시 발생되는 데이타를 저장하기 위한 메모리 및 상기 마스터 유니트와 슬레이브 유니트간의 데이타 통신을 위한 D채널 정합 수단을 구비하고 있는 듀얼카피 장치에 있어서, 상기 카피동작 제어수단에서 듀얼카피동작 수행초기에 발생되는 제어신호를 감지하여 상기 메모리에 저장되는 데이타의 포멧을 변환하며 상기 데이타의 전송 버스를 제어하는 디코더 및 버스 제어부와; 상기 메모리의 어드레스를 슬레이브 유니트 내 메모리의 어드레스에 맞추어 변환하기 위한 주소변환수단; 및 각각의 어드레스와 데이타버스를 격리시키기 위한 소정갯수의 버퍼들로 구성되는 D채널 제어수단을 포함하여 상기 카피동작 제어수단에서 데이타 저장동작 수행시 자체의 메모리 및 슬레이브 유니트 내 메모리에 데이타를 동시에 저장할 수 있는 것을 특징으로 하는 이중화 시스템에서의 듀얼카피 장치.
- 마스터 유니트와 슬레이브 유니트간의 데이타 공유를 위하여 카피동작 제어수단과 시스템 동작시 발생되는 데이타를 저장하기 위한 데이타 저장수단 및 상기 마스터 유니트와 슬레이브 유니트간의 데이타 통신을 위한 정합수단을 구비하고 있는 이중화 시스템에서의 듀얼카피 방법에 있어서, 상기 마스터 유니트의 카피동작 제어수단에서 데이타를 상기 데이타 저장수단에 저장할 것인가를 판단하는 제1단계와; 상기 제1단계에서 데이타를 저장할 것으로 판단하는 경우 상기 데이타 저장수단에 데이타 저장신호를 인가하는 제2단계와; 상기 제2단계에서 데이타 저장수단에 인가되는 데이타 저장신호를 상기 슬레이브 유니트와 연결되어 있는 정합수단에 인가하는 제3단계 ; 및 제4단계를 포함하여 마스터 유니트 자신과 상대편의 슬레이브 유니트가 동시에 시스템의 동작시 발생되는 변동에 따른 데이타를 공유할 수 있는 것을 특징으로 하는 이중화 시스템에서의 듀얼카피 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030911A KR0136392B1 (ko) | 1993-12-29 | 1993-12-29 | 이중화 시스템에서의 듀얼카피 방법 및 그 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030911A KR0136392B1 (ko) | 1993-12-29 | 1993-12-29 | 이중화 시스템에서의 듀얼카피 방법 및 그 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950022624A true KR950022624A (ko) | 1995-07-28 |
| KR0136392B1 KR0136392B1 (ko) | 1998-06-01 |
Family
ID=19373901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030911A KR0136392B1 (ko) | 1993-12-29 | 1993-12-29 | 이중화 시스템에서의 듀얼카피 방법 및 그 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0136392B1 (ko) |
-
1993
- 1993-12-29 KR KR1019930030911A patent/KR0136392B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0136392B1 (ko) | 1998-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940015820A (ko) | 응용 주문형 집적회로인 에러정정코드 메모리 제어기 | |
| KR960024856A (ko) | 디스크 어레이의 고장 예측에 위한 데이타 처리 방법 및 시스템 | |
| KR950022624A (ko) | 이중화 시스템에서의 듀얼카피 방법 및 그 장치 | |
| KR200319431Y1 (ko) | 사설자동구내교환기시스템의보드이중화장치 | |
| KR100337296B1 (ko) | 이중화 회로보드간의 데이터 복사장치 및 방법 | |
| KR960010878B1 (ko) | 이중화 시스템 | |
| KR100283009B1 (ko) | 교환기에서 프로세서 보드의 이중화 구조 | |
| JPS59112496A (ja) | メモリ複写方式 | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| KR890015139A (ko) | 컴퓨터의 의사(pseudo) 디스크램 시스탬 | |
| JPH04171560A (ja) | データ受信装置 | |
| KR930013953A (ko) | 실시간 운영체계에서의 입출력 장치의 초기화 방법 | |
| JPH06149319A (ja) | プログラマブルコントローラの入出力点数の拡張方法 | |
| KR950020231A (ko) | 프로세서 보드 이중화를 위한 듀얼 쓰기 방법 및 장치 | |
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| JPH04257957A (ja) | バス切替制御におけるエラー処理方式 | |
| KR950022457A (ko) | 패킷 교환장치의 패킷 버스 이중화 운용방법 | |
| JPH03144739A (ja) | 二重化記憶装置へのデータ転写制御方式 | |
| KR950020177A (ko) | 메모리장치용 중계회로 | |
| JPH0257026A (ja) | 切替回路 | |
| JPH04218857A (ja) | 低速／高速インタフェース回路 | |
| KR960015248A (ko) | 시스템 메모리와 데이타 버퍼램 간의 데이타 전송 방법 | |
| JPS5896329A (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH0664561B2 (ja) | 同時書込み回路 | |
| KR19980063454U (ko) | 에스램(sram)을 이용한 이중화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041227 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |