KR930013953A - 실시간 운영체계에서의 입출력 장치의 초기화 방법 - Google Patents

실시간 운영체계에서의 입출력 장치의 초기화 방법 Download PDF

Info

Publication number
KR930013953A
KR930013953A KR1019910023153A KR910023153A KR930013953A KR 930013953 A KR930013953 A KR 930013953A KR 1019910023153 A KR1019910023153 A KR 1019910023153A KR 910023153 A KR910023153 A KR 910023153A KR 930013953 A KR930013953 A KR 930013953A
Authority
KR
South Korea
Prior art keywords
initialization
ioia
state
input
hereinafter referred
Prior art date
Application number
KR1019910023153A
Other languages
English (en)
Other versions
KR940004732B1 (ko
Inventor
전성익
조주현
Original Assignee
경상현
재단법인 한국전자통신연구소
재단법인한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소, 재단법인한국전자통신연구소 filed Critical 경상현
Priority to KR1019910023153A priority Critical patent/KR940004732B1/ko
Publication of KR930013953A publication Critical patent/KR930013953A/ko
Application granted granted Critical
Publication of KR940004732B1 publication Critical patent/KR940004732B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음

Description

실시간 운영체계에서의 입출력 장치의 초기화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 하드웨어인 전전자 교환기의 상위 프로세서(MPH)의 구성도.
제2도는 입출력 인터페이스 보드의 내부 구성도.
제3도는 상기 프로세서 전체의 초기화 처리의 개략적인 흐름도.
제4도는 본 발명의 상세 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙처리장치 보드(MPMA) 2 : 메모리 오류 제어 보드(MECA)
3 : 이중화 운용제어 보드(DCCA) 4 : 대용량 저장 보드(MSIA)
5 : 프로세서 통신 제어보드(PCCA) 6 : 입출력 인터페이스 보드(IOIA)
7 : 초기제어 블록(ICB) 8 : 제어 레지스터(CR)
9 : 상태 레지스터(SR)

Claims (2)

  1. 중앙처리장치 유니트(9)를 구비한 중앙처리장치 보드(1; MPMA)와, 상기 중앙처리장치 보드(1; 이하 MPMA라 함)에 버스로 연결되고 이중화 운용모드 및 인터럽트 종류와 인터럽트 종용 기능을 관장하는 제어 레지스터(12; 이하 CR이라 함)와 입출력 처리기의 상태 및 상기 MPMA(1) 요구에 대한 응답 상태를 가지는 상태 레지스터(11; 이하 SR이라 함)와 초기 상태 설정을 위한 제어를 하는 초기제어 블록(13; 이하 ICB라 함)을 구비한 입출력 인터페이스 보드(4; 이하, IOIA라 함)을 포함하여 구성되는 전전자 교환기의 상위 프로세서에 적용되어 전전자 교환 시스템의 이중화를 고려한 지능형 입출력 장치의 초기화를 수행하는 방법에 있어서, IOIA(4)의 유무를 판별하여 IOIA(4) 관련 벡터 초기화 및 공유 메모리를 지우고 입출력 관리를 위해서 요구되는 메모리와 동기 관리용 신호기를 할당하는 제1단계(26,27)와, 상기 제1단계(26,27) 수행후, 초기화 설정 기능을 호출하여 IOIA(4)의 이중화 상태에 따른 초기화 기능을 수행하는 제2단계(28)와, 상기 제2단계(28)의 결과에 따라 초기화 성공여부를 결정하여 실패시 재 시동기능을 요구하고, 성공시는 IOIA(4) 이외의 기능을 초기화 하고 종료하는 제3단계(25,29 내지 31)에 의해 수행되는 것을 특징으로 하는 이중화를 고려한 입출력 장치의 초기화 방법.
  2. 제1항에 있어서, 상기 제2단계(28)는, SR(9)을 읽어서 자체 시험 결과를 판정하여, 판정 결과 초기화 불가능일 때는 불가상태를 통보하고, 초기화 가능일 때는 MPMA(1)의 이중화 상태를 점검하는 단계(41 내지 44)와, 상기 단계(41 내지 44)의 결과, 동작상태이면 초기화 명령 및 상태수신을 위한 준비후 ICB를 생성하고, 대기상태이면 이중화 절체를 곧바로 받을 수 있도록 하는 산송장 상태로 만든후 ICB(7)를 생성하는 단계(45 내지 47)와, 상기 단계(45 내지 47) 수행후, 초기 상태 정보를 이용하여 IOIA(4)에 인터럽트를 종용하는 단계(49,50)와, 상기 단계(49,50) 수행후, SR(8)값을 읽어서 IOIA(4)의 초기화 결과를 판정하고, 결과에 따라 초기화 종료, 또는 IOIA(4) 불량을 판정하는 단계(51 내지 54)에 의해 수행되는 것을 특징으로 하는 이중화를 고려한 입출력 장치의 초기화 구현 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910023153A 1991-12-17 1991-12-17 실시간 운영체계에서의 입출력 장치의 초기화 방법 KR940004732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910023153A KR940004732B1 (ko) 1991-12-17 1991-12-17 실시간 운영체계에서의 입출력 장치의 초기화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023153A KR940004732B1 (ko) 1991-12-17 1991-12-17 실시간 운영체계에서의 입출력 장치의 초기화 방법

Publications (2)

Publication Number Publication Date
KR930013953A true KR930013953A (ko) 1993-07-22
KR940004732B1 KR940004732B1 (ko) 1994-05-28

Family

ID=19324949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023153A KR940004732B1 (ko) 1991-12-17 1991-12-17 실시간 운영체계에서의 입출력 장치의 초기화 방법

Country Status (1)

Country Link
KR (1) KR940004732B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350480B1 (ko) * 1999-05-25 2002-08-28 삼성전자 주식회사 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350480B1 (ko) * 1999-05-25 2002-08-28 삼성전자 주식회사 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법

Also Published As

Publication number Publication date
KR940004732B1 (ko) 1994-05-28

Similar Documents

Publication Publication Date Title
US4819232A (en) Fault-tolerant multiprocessor arrangement
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
JPS58501925A (ja) メモリ−保証システム
KR930013953A (ko) 실시간 운영체계에서의 입출력 장치의 초기화 방법
US6832336B2 (en) Method and apparatus for maintaining consistent data
KR0154477B1 (ko) 전전자 교환기에 있어서 로그화일 백업방법
KR950022612A (ko) 이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법
KR940017582A (ko) 전전자 교환기의 시스템에서의 제어시스템의 이중화 운용 방법
JPH067379B2 (ja) ダイレクト・メモリ・アクセス・コントロ−ル回路
KR930010289B1 (ko) 이중화 운용 하드웨어의 초기화 중복 방지방법
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
KR950025556A (ko) 메인프로세서와 서브프로세서 메모리 공유방법
KR950022624A (ko) 이중화 시스템에서의 듀얼카피 방법 및 그 장치
GB1578205A (en) Communication between units in a multiprocessor system
KR920014317A (ko) 전전자 교환기에서의 공간스위치 프로세서 이중화 제어방법
JPS60140450A (ja) 情報処理装置の二重化メモリ動作方式
JPH02302855A (ja) メモリ制御装置
KR19980032722U (ko) 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템
JPS6210746A (ja) 不揮発性ｒａｍのチエツク方法
KR920013088A (ko) 디버깅 터미널 기능을 갖는 컴퓨터 시스템 및 그 수행방법
KR930014003A (ko) 실시간 운영체계에서의 운영체계와 사용자 프로그램의 정합 방법
KR900004143A (ko) 다중화 프로세서에서의 프로세서간 무한 루핑 방지방법
JPH08272492A (ja) データ処理装置
JPH0265395A (ja) 通話路診断装置
JPH09116543A (ja) ルート管理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee