KR930010289B1

KR930010289B1 - 이중화 운용 하드웨어의 초기화 중복 방지방법

Info

Publication number: KR930010289B1
Application number: KR1019900022877A
Authority: KR
Inventors: 박준철; 조주현
Original assignee: 한국전기통신공사; 이해욱; 재단법인 한국전자통신연구소; 경상현
Priority date: 1990-12-31
Filing date: 1990-12-31
Publication date: 1993-10-16
Also published as: KR920014108A

Abstract

내용 없음.

Description

이중화 운용 하드웨어의 초기화 중복 방지방법

제1도는 본 발명이 적용되는 하드웨어 시스템의 구성도.

제2도는 본 발명이 적용되는 이중화 운용 하드웨어의 구성도.

제3도는 본 발명의 전체 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : 프로세서 유니트(PU) 2 : 중앙처리장치(CPU)

3 : 주처리 및 메모리 관리보드(MPMA) 4 : 프로세서 통신제어보드(PCCA)

5 : 이중화 운용제어보드(DCCA) 6 : D-채널

7 : C-채널 8 : 제어레지스터(CR)

9 : 상태 레지스터(STR) 10 : 다기능 주변제어 칩(MFP)

본 발명은 대용량 전전자 교환 시스템에서 이중화 운용을 위한 하드웨어 초기화 중복 방지방법에 관한 것이다.

고 신뢰도가 요구되는 전전자 교환 시스템에서는 높은 가용성(availability)과 신뢰성을 위해 동작(active) 및 대기(standby) 프로세서로 구분되어 동작되는 이중화 구조(duplication architecture)를 채택하는 것이 일반적이며, 이를 위해 특수한 하드웨어와 제어용 소프트웨어가 필수적으로 요구된다.

또한, 이에 따라 이중화 운용을 수행하기 위한 선행단계로서 관련 하드웨어의 초기화를 프로세서와 중복없이 달성해야 하는 것도 필수적으로 요구된다.

따라서, 본 발명의 목적은 이중화 운용의 선행 단계로서의 이중화된 프로세서 초기화를 동작/대기측의 중복없이 수행하는 초기화 중복 방지방법을 제공하는데 있다.

본 발명은 상기 목적을 달성하기 위해 중앙처리장치(CPU)와 메모리를 구비한 관리보드(MPMA), 상기 주처리 및 메모리 관리보드에 연결된 프로세서 통신제어보드(PCCA), 상기 프로세서 통신제어보드에 연결되고 D채널 제어를 위한 제어 레지스터(CR), 이중화 상태 관리를 위한 상태 레지스터(STR) 및 다기능 주변제어 칩(MFP)를 구비한 이중화 운용제어보드(DCCA)를 구비한 프로세서 유니트가 이중화로 구성된 하드웨어에 적용되는 초기화 중복 방지방법에 있어서, 이중화 운용제어보드의 유무를 조사하여 다기능 주변제어칩 및 제어 레지스터를 초기화시키는 제1단계, 상기 1단계 후 동작으로의 초기화를 원하는 경우 상태 레지스터 상태측 이중화 상태를 점검하여, '동작'인 경우 초기화 불능을 판정하는 제2단계, 상기 2단계의 결과'동작'이 아닌 경우 제어 레지스터의 이중화 부분을 '동작'으로 지정하고 상태 레지스터의 자기측 이중화 상태가 '동작'인 경우 초기화를 종료하는 제3단계, 상기 2단계의 상태 레지스터의 상태가 '동작'이 아닌 경우 상태 레지스터의 상대측 이중화 상태를 읽어 '동작'인 경우 초기화 불능, 아닌 경우 이중화 운용제어보드 불량을 판정하는 제4단계, 대기로의 초기화를 원하는 경우 제어 레지스터의 이중화 부분을 '대기'로 지정하여 상태 레지스터의 자기측 이중화 상태를 점검하고 그 결과에 따라 초기화 종료, 또는 이중화 운용제어보드의 불량을 판정하는 제5단계로 구성하였다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 초기화 기능 소프트웨어를 실행하기 위한 관련 하드웨어 구성도로서, 각 프로세서 유니트(1 : PU)는 중앙처리장치(2 : CPU)와 메모리를 가지며 본 발명의 처리 절차를 탑재하여 동작하는 주처리 메모리 관리보드(3 : MPMA), 주처리 및 메모리 관리보드(3)의 제어를 받아 타 프로세서와의 통신을 담당하는 프로세서 통신제어보드(4 : PCCA), 그리고 이중화와 관련된 D-채널(6) 및 C-채널 제어를 담당하는 이중화 운용제어보드(5 : DCCA) 등이 장착되어 있으며 이 프로세서 유니트(1)가 쌍(pair)으로 구성되어 있다. 또한, 양 이중화 운용제어보드(5)는 양측 프로세서간 동기를 위한 D-채널(6), 통신을 위한 C-채널(7)로 연결되어 있다. 한편, 이중화 운용제어보드(5) 내부에는 동작/대기 및 D-채널(6) 제어를 위한 제어 레지스터(8 : CR), 이중화 상태 관리를 위한 상태 레지스터(9 : STR), 인터럽트 처리를 위한 상용 칩(chip)인 다기능 주변제어 칩(10 : MFP : 이하, MFP라함) 등이 있다. 본 발명과 관련하여 주처리 및 메모리 관리보드(3)는 이중화 운용에 선행되어 요구되는 이중화 운용제어보드(5)의 D-채널(6) 및 C-채널(7) 그리고 이중화 운용 상태와 관련된 초기화를 수행한다.

제2도는 이중화된 양측 이중화 응용제어보드(5)(이하, DCCA라함)의 제어 레지스터(8)(이하, CR이라함)와 상태 레지스터(9)(이하, STR이라함)의 내부 구성 요소 및 이들의 상호 관계를 나타낸 도면으로서 CR(8)은 D-채널(6) 모드 관장, 이중화 상태 관장의 부분으로 이루어지고, STR(9)은 상대측 이중화 상태, D-채널(6), 연결상태, 자기측 이중화 상태의 부분으로 이루어지며, CR(8)의 값이 항상 STR(9)의 자기측 상태, 그리고 상대 DCCA 보드(5) STR(9)의 상대측 상태에 반영되게 된다. 도면에서 편의상 좌측의 CR(8)및 STR(9)를 A측, 우측의 CR(8) 및 STR(9)를 B측이라 하여 A측에서 D-채널(6)을 연결하고자 하면 먼저 STR(9)의 상대측 이중화 상태와 자기측 이중화 상태를 참조하여 자기측이 '동작', 상대측이 '대기'인 경우에 A측 CR(8)의 D-채널(6) 모드 관장 부분에 '연결'을 지정하며 이 결과가 B측 STR(9)의 D-채널(6) 연결 상태 부분에 반영된다. 한편, B측에서 이중화 상태를 지정하고자 하면 우선 B측 STR(9)의 상대측 이중화 상태를 참조하여 충돌이 없는 경우 CR(8)의 자기측 이중화 상태 부분에 원하는 모드를 지정하게 되며, 이 결과가 B측 STR(9)의 자기측 이중화 상태, 그리고 A측 STR(9)의 상대측 이중화 상태 부분에 반영된다.

제3도는 본 발명의 전체 흐름도 즉, DCCA 보드(5)의 초기화 기능을 수행하는 흐름도이다. DCCA 보드(5)의 존재 여부를 확인하여(31), 없으면 초기화할 필요가 없이 단독(single) 프로세서로 운용하고(32), 있으면 MFP(10)의 인터럽트 관련 레지스터들을 초기화시키고(33), CR(8)을 0으로 만들어 초기화시키며(34), 동작측 프로세서로 만들고자 하는지 아닌지 확인한 후(35), 동작측 프로세서로 만들고자 하는 경우 다음의 과정을 거친다.

STR(9)의 상태측 이중화 상태가 '동작'인지 확인하여(36), 그렇다면 동작 프로세서로의 초기화 실패, 재시도 요구 후 종료(27)하고 그렇지 않다면 CR(8)의 이중화 상태 관장 부분을 '동작'으로 적는다(38).

STR(9)의 자기측 이중화 상태가 '동작'인지 확인하여(39), 그렇다면 동작 프로세서로 이중화 하드웨어 초기화를 종료(40)하고 그렇지 않다면 STR(9)의 상대측 상태가 '동작'인지 확인하고(41), 그렇다면 동작측 프로세서로의 초기화 실패, 재시도 요구 후 종료(33)하고, 그렇지 않다면 DCCA 보드(5)의 불량으로 판정하고 종료(42)한다.

한편, 대기측 프로세서가 되고자 하는 경우에는 다음의 과정을 거치게 된다.

CR(8)의 이중화 상태 관장 부분을 '대기'로 적으며(43), STR(9)의 자기측 이중화 상태가 '대기'인지 확인하여(44), 그렇다면 대기측 프로세서로 이중화 하드웨어 초기화를 종료(45)하고, 그렇지 않다면 DCCA보드(5) 불량으로 판정하고 종료한다.

상기와 같이 처리절차를 이루어진 본 발명은 CR(8)의 이중화 모드 설정 및 MFP(10)의 인터럽트를 관련 초기화를 수행함으로써 동작 또는 대기 프로세서의 중복없이 이중화 운용되는 프로세서를 초기화시킬 수 있는 적용 효과가 있다.

Claims

중앙처리장치(2)(CPU)와 메모리를 구비한 주처리 및 메모리 관리보드(3)(MPMA), 상기 주처리 및 메모리 관리보드(3)에 연결된 프로세서 통신제어보드(4)(PCCA), 상기 프로세서 통신제어보드(4)에 연결되고 D채널(6) 제어를 위한 제어 레지스터(8)(CR), 이중화 상태 관리를 위한 상태 레지스터(9)(STR) 및 다기능 주변제어 칩(10)(MFP)를 구비한 이중화 운용제어보드(5)(DCCA)를 구비한 프로세서 유니트(1)가 이중화로 구성된 하드웨어에 적용되는 초기화 중복 방지방법에 있어서, 이중화 운용제어보드(5)의 유무를 조사하여 다기능 주변제어 칩(10)및 제어 레지스터(8)를 초기화시키는 제1단계; 상기 1단계 후 동작으로의 초기화를 원하는 경우 상태 레지스터 상태측 이중화 상태를 점검하여, '동작'인 경우 초기화 불능을 판정하는 제 2단계; 상기 2단계의 결과 '동작'이 아닌 경우 제어레지스터(8)의 이중화 부분을 '동작'으로 지정하고 상태 레지스터(9)의 자기측 이중화 상태가 '동작'인 경우 초기화를 종료하는 제3단계; 상기 3단계의 상태 레지스터(9)의 상태가 '동작'이 아닌 경우 상태 레지스터(9)의 상대측 이중화 상태를 읽어 '동작'인 경우 초기화 불능, 아닌 경우 이중화 운용제어보드(5) 불량을 판정하는 제4단계 ; 및 대기로의 초기화를 원하는 경우 제어 레지스터(8)의 이중화 부분을 '대기'로 지정하여 상태 레지스터(9)의 자기측 이중화 상태를 점검하고 그 결과에 따라 초기화 종료, 또는 이중화 운용제어보드(5)의 불량을 판정하는 제5단계를 구비하여 수행하는 것을 특징으로 하는 이중화 운용 하드웨어의 초기화 중복 방지방법.