KR950022612A - 이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법 - Google Patents

이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법 Download PDF

Info

Publication number
KR950022612A
KR950022612A KR1019930026294A KR930026294A KR950022612A KR 950022612 A KR950022612 A KR 950022612A KR 1019930026294 A KR1019930026294 A KR 1019930026294A KR 930026294 A KR930026294 A KR 930026294A KR 950022612 A KR950022612 A KR 950022612A
Authority
KR
South Korea
Prior art keywords
error
board
main processor
redundancy
standby
Prior art date
Application number
KR1019930026294A
Other languages
English (en)
Other versions
KR960016272B1 (ko
Inventor
홍재환
정연쾌
박형준
신동진
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930026294A priority Critical patent/KR960016272B1/ko
Publication of KR950022612A publication Critical patent/KR950022612A/ko
Application granted granted Critical
Publication of KR960016272B1 publication Critical patent/KR960016272B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 전전자 교환기의 프로세서 장치에서 액티브/스탠바이 형태로 동작하는 이중화된 프로세서 장치의 이중화 보드의 기능중 액티브측 주프로세서의 비정상적인 동작인 경우 에러의 감지 및 스탠바이측 메모리의 액세스시 에러일 경우 이중화 보드상에서의 에러 감지장치 및 처리 방법에 관한 것으로, 액티브/스탠바이로 동작하는 프로세서 장치에 있어서 액티브/스탠바이 동시 쓰기시 스텐바이측 데이터 쓰기와 관계없이 액티브측에서 사전 데이터 쓰기 종료 신호를 생성하여 계속 CPU는 다음 사이클을 수행함으로서 성능 향상 및 스탠바이측 쓰기 애러발생을 감지 할 뿐만 아니라 주 프로세서 보드의 정상 동작 유무를 판단할 수 있는 효과가 있다.

Description

이중화 장치의 이중화 보드상에서의 에러 감지장치 및 처리 방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 프로세서 장치 구성도,
제2도는 본 발명을 나타내는 블럭도,
제3도는 본 발명의 에러 감지 및 처리 흐름도.

Claims (2)

  1. 이중화 장치에 있어서, 시스팀 버스의 데이터 및 어드레스에 정합되어 상대측 이중화 보드로 전송하는 데이터 및 어드레스버퍼수단(21) ; 시스팀버스의 상위 어드레스 신호에 의해 데이터 및 어드레스버퍼부(21)를 동시 액세스 가능하도록 제어하는 버퍼제어수단(22) ; 상기 시스팀 버스의 데이터 및 어드레스 버스에 연결되어 상대측 메모리 액세스시 해당 어드레스를 정상적인 완료시점까지 유지하기 위한 어드레스 래치부(26) ; 상기 이중화 동작 형태를 액티브/스탠바이 형태로 제어하는 모드 제어수단(24) ; 주프로세서를 감시하여 주프로세서 액세스 유무에 따라 에러 신호를 출력하는 주프로세서 감시수단(25) ; 상기 모드제어수단(24)으로부터 이중화 모드의 변경 유무의 출력신호를 입력으로 하여 에러 감지 및 처리 수단(23)에서 주 프로세서로 에러 인터럽트를 출력하고 주 프로세서 감시수단(25)에서 CPU의 액세스 에러가 발생하면 에러 감지 및 처리수단(23)에서 상대측 이중화 보드로 CPU 에러 신호를 출력하여 이중화의 절체가 신속히 이루어지도록 하는 에러 감지 및 처리수단(23) ; 상기 에러 감지 및 처리수단(27)과 어드레스 래치수단(26)으로 상대측 메모리의 쓰기 완료시 확인 신호를 출력하는 데이터 전송 확인수단(23) ; 을 구비하는 것을 특징으로 하는 이중화 장치의 이중화 보드상에서의 에러 감지장치.
  2. 주 프로세서 보드(1,1')와, 입출력 보드(2,2')와, 데이터 및 어드레스버퍼수단(21)과 버퍼제어수단(22)과 어드레스 래치수단(26)과 모드 제어수단(24)과 주프로세서 감시수단(25)과 에러 감지 및 처리수단(23)과 데이터 전송 확인수단(23)을 구비하는 이중화 보드(3,3')를 포함하는 이중화 장치에 적용되는 에러 감지 및 처리방법에 있어서, 운용이 시작되면 양측의 프로그램이 수행되어 CPU 및 주변 디바이스가 초기화되면 주 프로세서 보드(1,1')내의 뷰티롬의 이중화 프로그램에서 양측 주프로세서 보드간 통신으로 이중화 상태가 결정하는 제1단계(31,32) ; 각각의 입출력 보드(2,2')를 통하여 운영체계 및 사용자 응용 프로그램을 로딩받아 디바이스 초기화를 수행하는 제2단계(33,34,42,43) ; 상기 제2단계(32,34,42,43) 수행후, 액티브 프로그램이 수행되며 에러 감지 후 스텐바이 쓰기 에러이 경우만 에러 어드레스를 읽고 데이터 쓰기를 다시 실행하며 기타의 경우는 절체 신호를 송출하고 리턴하는 제3단계(35 내지 38,42) ; 상기 제3단계(35 내지 38,42) 수행후, 스탠바이 쓰기가 정상인 경우 계속 프로그램을 수행하고 종료하며, 에러이면 이중화 모드로 전환되어 스탠바이로 동작하도록 하는 명령을 보내는 제4단계(39 내지 41) ; 상기 제2단계(32,34,42,43) 수행후, 스탠바이 프로그램은 디바이스 초기화 후 스탠바이 동작 수행을 하며 수신된 절체 신호를 판별하는 제5단계(44,45) ; 상기 제5단계(44,45) 수행 후, 수신된 절체신호가 액티브측 CPU의 에러이면 액티브 프로그램을 수행하고 종료하며, 액티브측 전원 및 보드의 기능 장애이면 액티브측 주프로세서 보드의 현재 수행중인 프로그램의 카운터와 프로그램 수행에 필요한 데이터를 받기 위하여 수신 준비를 하며 데이터 수신이 완료되면 액티브측 프로그램이 수행되고 종료하는 제6단계(46 내지 48) ; 를 포함하여 이루어지는 것을 특징으로 하는 이중화 장치의 이중화 보드상에서의 에러 처리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026294A 1993-12-02 1993-12-02 이중화프로세서의 에러 감지/처리 장치 및 그 방법 KR960016272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026294A KR960016272B1 (ko) 1993-12-02 1993-12-02 이중화프로세서의 에러 감지/처리 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026294A KR960016272B1 (ko) 1993-12-02 1993-12-02 이중화프로세서의 에러 감지/처리 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR950022612A true KR950022612A (ko) 1995-07-28
KR960016272B1 KR960016272B1 (ko) 1996-12-07

Family

ID=19369752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026294A KR960016272B1 (ko) 1993-12-02 1993-12-02 이중화프로세서의 에러 감지/처리 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR960016272B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075767A (ko) * 1998-03-24 1999-10-15 김영환 디지털 셀룰러 시스템의 장애 제어방법
KR19990080485A (ko) * 1998-04-17 1999-11-15 김영환 이동통신 교환기의 액티브프로세서 동작감시 방법
KR100377931B1 (ko) * 1995-12-23 2003-06-19 삼성전자주식회사 이중화 시스템의 제어장치 및 방법
KR100426841B1 (ko) * 2001-12-20 2004-04-14 엘지전자 주식회사 프로세서간의 이중화 절체 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377931B1 (ko) * 1995-12-23 2003-06-19 삼성전자주식회사 이중화 시스템의 제어장치 및 방법
KR19990075767A (ko) * 1998-03-24 1999-10-15 김영환 디지털 셀룰러 시스템의 장애 제어방법
KR19990080485A (ko) * 1998-04-17 1999-11-15 김영환 이동통신 교환기의 액티브프로세서 동작감시 방법
KR100426841B1 (ko) * 2001-12-20 2004-04-14 엘지전자 주식회사 프로세서간의 이중화 절체 방법

Also Published As

Publication number Publication date
KR960016272B1 (ko) 1996-12-07

Similar Documents

Publication Publication Date Title
US5548782A (en) Apparatus for preventing transferring of data with peripheral device for period of time in response to connection or disconnection of the device with the apparatus
US6112271A (en) Multiconfiguration backplane
US6138247A (en) Method for switching between multiple system processors
US6209051B1 (en) Method for switching between multiple system hosts
CA2332296C (en) Controlling a bus with multiple system hosts
KR900016885A (ko) 듀플렉스 컴퓨터 시스템
KR950022612A (ko) 이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법
JPH08171504A (ja) エミュレ−ション装置
KR960005743B1 (ko) 이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치
KR970004888B1 (ko) 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법
JPH0675653A (ja) 計算機冗長制御方式
JP2734992B2 (ja) 情報処理装置
JPH02236739A (ja) アドレス一致検出プリントサーキットボード
JPH05143197A (ja) 演算処理装置
KR20000042962A (ko) 이중화 중앙처리장치의 데이터 처리 장치 및 그방법
JPH0512235A (ja) 電子機器
JPH06175947A (ja) Ｄｍａ機能を備えたデータ処理装置
KR20000039688A (ko) 교환기의 에러 원인 정보 제공 방법
JPS63129427A (ja) 割り込み応答論理変換回路
JPH02277142A (ja) 二重系計算機システム
JPH08249200A (ja) 冗長系計算機システム
JPH07319724A (ja) エミュレーションｃｐｕ
GB2259381A (en) Duplex computer system
JPH01133145A (ja) エラー検出機能付きインターフェースカード
JPH025161A (ja) 二重化装置構成方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071115

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee