JPH02236739A - アドレス一致検出プリントサーキットボード - Google Patents
アドレス一致検出プリントサーキットボードInfo
- Publication number
- JPH02236739A JPH02236739A JP8959271A JP5927189A JPH02236739A JP H02236739 A JPH02236739 A JP H02236739A JP 8959271 A JP8959271 A JP 8959271A JP 5927189 A JP5927189 A JP 5927189A JP H02236739 A JPH02236739 A JP H02236739A
- Authority
- JP
- Japan
- Prior art keywords
- pcb
- address
- address information
- unmounted
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 7
- 101100084627 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) pcb-4 gene Proteins 0.000 description 4
- FPWNLURCHDRMHC-UHFFFAOYSA-N 4-chlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1 FPWNLURCHDRMHC-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- JAYCNKDKIKZTAF-UHFFFAOYSA-N 1-chloro-2-(2-chlorophenyl)benzene Chemical compound ClC1=CC=CC=C1C1=CC=CC=C1Cl JAYCNKDKIKZTAF-UHFFFAOYSA-N 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プログラムのデバッグ、ハードウェアの機
能チェック等が行われる装置で用いられるアドレス一致
検出プリントサーキットボードに関するものである。
能チェック等が行われる装置で用いられるアドレス一致
検出プリントサーキットボードに関するものである。
第２図は従来のプログラムデバッグ、ハードウエアの機
能チェック等を説明するためのブロック図である。図に
おいて、１はプログラムデバッグ等を実行する制御手段
としての中央処理装置（以下、ＣＰＵという）であり、
２はプログラムデバッグ等が行われる装置のプリントサ
ーキットボード（以下、ＰＣＢという）が挿入されるコ
ネクタである。３はこのコネクタ２に挿入されたＰＣＢ
であり、４は不足等によってコネクタ２に挿入されない
ＰＣＢである。５は前記ＣＰＵ１より各コネクタ２へ送
出される各ＰＣＢのアドレス情報の伝送を行うアドレス
バス、６はＰＣＢ３が生成してＣＰＵ１へ返送するリプ
ライ信号を伝送するリプライ信号線である。
能チェック等を説明するためのブロック図である。図に
おいて、１はプログラムデバッグ等を実行する制御手段
としての中央処理装置（以下、ＣＰＵという）であり、
２はプログラムデバッグ等が行われる装置のプリントサ
ーキットボード（以下、ＰＣＢという）が挿入されるコ
ネクタである。３はこのコネクタ２に挿入されたＰＣＢ
であり、４は不足等によってコネクタ２に挿入されない
ＰＣＢである。５は前記ＣＰＵ１より各コネクタ２へ送
出される各ＰＣＢのアドレス情報の伝送を行うアドレス
バス、６はＰＣＢ３が生成してＣＰＵ１へ返送するリプ
ライ信号を伝送するリプライ信号線である。
次に動作について説明する。ＣＰＵ１はプログラムデバ
ッグ等を実行するＫ際して、まず、所定のＰＣＢ３を選
択してそのアドレス情報をアドレスパス５に送出する。
ッグ等を実行するＫ際して、まず、所定のＰＣＢ３を選
択してそのアドレス情報をアドレスパス５に送出する。
このアドレス情報は各ＰＣＢ３Ｋて受信され、当該アド
レスを有するＰＣＢ３はそれに応答してリプライ信号を
リプライ信号線６に送出する。このリブライ信号を受け
取ると、ＣＰＵ１は次の命令の実行を開始し、所定のプ
ログラムデバッグ等を行う。ここで、前記アドレス情報
によって不足して実際に実装されていないＰＣＢ４のア
ドレスが指定された場合には、実装されていないＰＣＢ
４からリブライ信号が返送されることはないため、ＣＰ
Ｕ１はいつまでもリプライ信号の受信待ちの状態を継続
し、次の命令が実行できなくなる。
レスを有するＰＣＢ３はそれに応答してリプライ信号を
リプライ信号線６に送出する。このリブライ信号を受け
取ると、ＣＰＵ１は次の命令の実行を開始し、所定のプ
ログラムデバッグ等を行う。ここで、前記アドレス情報
によって不足して実際に実装されていないＰＣＢ４のア
ドレスが指定された場合には、実装されていないＰＣＢ
４からリブライ信号が返送されることはないため、ＣＰ
Ｕ１はいつまでもリプライ信号の受信待ちの状態を継続
し、次の命令が実行できなくなる。
従来のプログラムデバッグ等は以上のように行われてい
るので、実装されていないＰＣＢ４がある場合には、当
該ＰＣＢ４をアクセスしないようにプログラムの一部を
変更する必要があって、正規の状態でのプログラムデバ
ッグ等を行うことかでぎなくなり、また、それを回避す
るために、ＰＣＢの不足をそれと同等のＰＣＢで充当し
ようとすれば、相当量の予備のＰＣＢを確保しておく必
要があり、経済的な負担が大きくなるなどの問題点があ
った。
るので、実装されていないＰＣＢ４がある場合には、当
該ＰＣＢ４をアクセスしないようにプログラムの一部を
変更する必要があって、正規の状態でのプログラムデバ
ッグ等を行うことかでぎなくなり、また、それを回避す
るために、ＰＣＢの不足をそれと同等のＰＣＢで充当し
ようとすれば、相当量の予備のＰＣＢを確保しておく必
要があり、経済的な負担が大きくなるなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、未実装のＰＣＢの充当が出来ない場合でも、
プログラムの変更をすることなく、プログラムデバッグ
、ノ・−ドウエアの機能チェック等の実行を可能にする
アドレス一致検出ＰＣＢを得ることを目的とする。
たもので、未実装のＰＣＢの充当が出来ない場合でも、
プログラムの変更をすることなく、プログラムデバッグ
、ノ・−ドウエアの機能チェック等の実行を可能にする
アドレス一致検出ＰＣＢを得ることを目的とする。
この発明に係るアドレス一致検出ＰＣＢは、装置に実装
されていないＰＣＢのアドレス情報が設定されるアドレ
ス設定スイッチと、ＣＰＵからのアドレス情報がこのア
ドレス設定スイッチに設定されたアドレス情報に一致し
た場合、リブライ信号をＣＰＵに返送する一致検出回路
とを備えたものである。
されていないＰＣＢのアドレス情報が設定されるアドレ
ス設定スイッチと、ＣＰＵからのアドレス情報がこのア
ドレス設定スイッチに設定されたアドレス情報に一致し
た場合、リブライ信号をＣＰＵに返送する一致検出回路
とを備えたものである。
この発明におけるアドレス一致検出ＰＣＢは、実装され
ていないＰＣＢがある場合、当該ＰＣＢのアドレス情報
をアドレス設定スイッチに設定しておき、ＣＰＵがこの
実装されていないＰＣＢをアクセスした場合、アドレス
設定スイッチに設定されたアドレス情報とＣＰＵより送
られてくるアドレス情報とを一致検出回路で比較し、両
者の一致を検出した場合にはリプライ信号を生成してＣ
ＰＵに返送することにより、未実装のＰＣＢの充当が出
来ない場合でも、プログラムの変更をすることなくプロ
グラムデバッグ等の実行を可能にする。
ていないＰＣＢがある場合、当該ＰＣＢのアドレス情報
をアドレス設定スイッチに設定しておき、ＣＰＵがこの
実装されていないＰＣＢをアクセスした場合、アドレス
設定スイッチに設定されたアドレス情報とＣＰＵより送
られてくるアドレス情報とを一致検出回路で比較し、両
者の一致を検出した場合にはリプライ信号を生成してＣ
ＰＵに返送することにより、未実装のＰＣＢの充当が出
来ない場合でも、プログラムの変更をすることなくプロ
グラムデバッグ等の実行を可能にする。
以下、この発明の一実施例を図について説明する。第１
図において、２はこのアドレス一致検出ＰＣＢが挿入さ
れるコネクタ、５はこのコネクタ２とＣＰＵとの間に配
されたアドレスパス、６は同じくコネクタ２とＣＰＵＯ
間に配されたリプライ信号線であり、第２図に同一符号
を付した従来のそれらと同一あるいは相当部分である。
図において、２はこのアドレス一致検出ＰＣＢが挿入さ
れるコネクタ、５はこのコネクタ２とＣＰＵとの間に配
されたアドレスパス、６は同じくコネクタ２とＣＰＵＯ
間に配されたリプライ信号線であり、第２図に同一符号
を付した従来のそれらと同一あるいは相当部分である。
７はコネクタ２を介して前記アドレスバス５に接続され
た内部アドレスバスであり、８１〜８５は不足等によっ
て装置に実装されていないＰＣＢに代わりてそのアドレ
ス情報が設定されるアドレス設定スイッチである。９１
〜９５はこのアドレス設定スイッチ８１〜８５に対応し
て設けられ、対応するアドレス設定スイッチ８、〜８５
に設定されたアドレス情報と前記内部アドレスバス７よ
り伝えられるアドレス情報とを比較し、両者の一致を検
出した場合にリブライ信号を生成する一致検出回路であ
る。
た内部アドレスバスであり、８１〜８５は不足等によっ
て装置に実装されていないＰＣＢに代わりてそのアドレ
ス情報が設定されるアドレス設定スイッチである。９１
〜９５はこのアドレス設定スイッチ８１〜８５に対応し
て設けられ、対応するアドレス設定スイッチ８、〜８５
に設定されたアドレス情報と前記内部アドレスバス７よ
り伝えられるアドレス情報とを比較し、両者の一致を検
出した場合にリブライ信号を生成する一致検出回路であ
る。
１０は実装されていないＰＣＢが書き込みモードでアク
セスされる場合にＣＰＵより設定されるモード選択スイ
ッチ、１１はこのモード選択スイッチ１０からの信号に
よって各一致検出回路９１〜９５の出力するリブライ信
号を開閉するゲート回路であり、１２は前記ＰＣＢが読
み出しモードでアクセスされる場合にＣＰＵより設定さ
れるモード選択スイッチ、１３はこのモード選択スイッ
チ１２からの信号によって各一致検出回路９１〜９，の
出力するリプライ信号を開閉するゲート回路である。
セスされる場合にＣＰＵより設定されるモード選択スイ
ッチ、１１はこのモード選択スイッチ１０からの信号に
よって各一致検出回路９１〜９５の出力するリブライ信
号を開閉するゲート回路であり、１２は前記ＰＣＢが読
み出しモードでアクセスされる場合にＣＰＵより設定さ
れるモード選択スイッチ、１３はこのモード選択スイッ
チ１２からの信号によって各一致検出回路９１〜９，の
出力するリプライ信号を開閉するゲート回路である。
１４はゲート回路１１および１３の各出力の論理和をと
るオア回路であり、１５はこのオア回路１４から出力さ
れるリプライ信号のタイミング制御を行い、コネクタ２
よりリプライ信号線６に送出するタイミング回路である
。
るオア回路であり、１５はこのオア回路１４から出力さ
れるリプライ信号のタイミング制御を行い、コネクタ２
よりリプライ信号線６に送出するタイミング回路である
。
次に動作について説明する。まず、プログラムデバッグ
等の実行の開始に先立って、不足等によって装置に実装
されていないＰＣＢのアドレス情報を、アドレス一致検
出ＰＣＢのアドレス設定スイッチ６１〜８５に設定する
。この場合、１枚のアドレス一致検出ＰＣＢには一度に
５枚分の実装されていないＰＣＢのアドレス情報の設定
が可能である。
等の実行の開始に先立って、不足等によって装置に実装
されていないＰＣＢのアドレス情報を、アドレス一致検
出ＰＣＢのアドレス設定スイッチ６１〜８５に設定する
。この場合、１枚のアドレス一致検出ＰＣＢには一度に
５枚分の実装されていないＰＣＢのアドレス情報の設定
が可能である。
プログラムデバッグ等を実行するに際して、ＣＰＵが所
定のＰＣＢを選択してそのアドレス情報をアドレスバス
５に送出すると、そのアドレス情報はアドレスバス５を
介して各ＰＣＢへ送られる。
定のＰＣＢを選択してそのアドレス情報をアドレスバス
５に送出すると、そのアドレス情報はアドレスバス５を
介して各ＰＣＢへ送られる。
当該アドレスを有するＰＣＢはそれに応答してリブライ
信号をリプライ信号線６に送出し、ＣＰＵはこのリプラ
イ信号を受け取ると次の命令の実行を開始して所定のプ
ログラムデバッグ等を行う。
信号をリプライ信号線６に送出し、ＣＰＵはこのリプラ
イ信号を受け取ると次の命令の実行を開始して所定のプ
ログラムデバッグ等を行う。
ここで、前記アドレス情報によって実装されていないＰ
ＣＢのアドレスが指定された場合に、この未実装のＰＣ
Ｂからリプライ信号が直接返送されることはない。しか
しながら、そのアドレス情？はアドレス一致検出ＰＣＢ
にも伝えられ、内部アドレスバス７によって各一致検出
回路９■〜９５に供給されている。ここで、その実装さ
れていないＰＣＢのアドレス情報が、例えばアドレス設
定スイッチ８ラに設定されていれば、両者の一致を検出
した一致検出回路９５がリブライ信号を生成してゲート
回路１１および１３に送出する。
ＣＢのアドレスが指定された場合に、この未実装のＰＣ
Ｂからリプライ信号が直接返送されることはない。しか
しながら、そのアドレス情？はアドレス一致検出ＰＣＢ
にも伝えられ、内部アドレスバス７によって各一致検出
回路９■〜９５に供給されている。ここで、その実装さ
れていないＰＣＢのアドレス情報が、例えばアドレス設
定スイッチ８ラに設定されていれば、両者の一致を検出
した一致検出回路９５がリブライ信号を生成してゲート
回路１１および１３に送出する。
このゲート回路１１および１３はＣＰＵによって、当該
未実装のＰＣＢが書き込みモードでアクセスされる場合
にはモード選択スイッチ１０が、読み出しモードでアク
セスされる場合にはモード選択スイッチ１２がそれぞれ
設定される。従って、一致検出回路９５ より送出され
たリプライ信号は、このゲート回路１１あるいは１３を
通過してオア回路１４へ送られ、さらにタイミング回路
１５でタイミング制御された後、コネクタ２を介してリ
プライ信号線６へ送出される。ＣＰＵ１はリプライ信号
線６よりこのリブライ信号を受け取ると次の命令が実行
を開始する。
未実装のＰＣＢが書き込みモードでアクセスされる場合
にはモード選択スイッチ１０が、読み出しモードでアク
セスされる場合にはモード選択スイッチ１２がそれぞれ
設定される。従って、一致検出回路９５ より送出され
たリプライ信号は、このゲート回路１１あるいは１３を
通過してオア回路１４へ送られ、さらにタイミング回路
１５でタイミング制御された後、コネクタ２を介してリ
プライ信号線６へ送出される。ＣＰＵ１はリプライ信号
線６よりこのリブライ信号を受け取ると次の命令が実行
を開始する。
この実施例では、アドレス設定スイッチと一致検出回路
とを５組装備しているので、１枚のアドレス一致検出Ｐ
ＣＢで、５枚の実装されていないＰＣＢの代行が可能で
ある。ただし、未実装のＰＣＢの主たる機能までは代行
しない。
とを５組装備しているので、１枚のアドレス一致検出Ｐ
ＣＢで、５枚の実装されていないＰＣＢの代行が可能で
ある。ただし、未実装のＰＣＢの主たる機能までは代行
しない。
以上のように、この発明によれば、装置に実装されてい
ないＰＣＢのアドレス情報をアドレス設定スイッチに設
定し、ＣＰＵより送られてくるアドレス情報がそれに一
致した場合にリプライ信号を発生するように構成したの
で、ＣＰＵが未実装のＰＣＢをアクセスした場合でもリ
プライ信号が確実Ｋ返送され、未実装のＰＣＢの充当が
出来ない場合でも、プログラムの変更をすることなく、
プログラムデバッグ、ハードウェアの機能チェック等の
実行が可能となる効果がある。
ないＰＣＢのアドレス情報をアドレス設定スイッチに設
定し、ＣＰＵより送られてくるアドレス情報がそれに一
致した場合にリプライ信号を発生するように構成したの
で、ＣＰＵが未実装のＰＣＢをアクセスした場合でもリ
プライ信号が確実Ｋ返送され、未実装のＰＣＢの充当が
出来ない場合でも、プログラムの変更をすることなく、
プログラムデバッグ、ハードウェアの機能チェック等の
実行が可能となる効果がある。
第１図はこの発明の一実施例によるアドレスー致検出Ｐ
ＣＢを示すブロック図、第２図は従来のプログラムデバ
ッグ、ハードウェアの機能チェック等を説明するための
ブロック図である。 １は制御手段（ＣＰＵ）、３はＰＣＢ，４は未実装のＰ
ＣＢ，５はアドレスパス、６はリプライ信号線、８１〜
８５はアドレス設定スイッチ、９、〜９５ は一致検出
回路。 なお、図中、同一符号は同一 又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） ４：米実長ｎｐｃｌ３
ＣＢを示すブロック図、第２図は従来のプログラムデバ
ッグ、ハードウェアの機能チェック等を説明するための
ブロック図である。 １は制御手段（ＣＰＵ）、３はＰＣＢ，４は未実装のＰ
ＣＢ，５はアドレスパス、６はリプライ信号線、８１〜
８５はアドレス設定スイッチ、９、〜９５ は一致検出
回路。 なお、図中、同一符号は同一 又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） ４：米実長ｎｐｃｌ３
Claims (1)
- 装置に実装されていないプリントサーキットボードのア
ドレス情報が設定されるアドレス設定スイッチと、前記
アドレス設定スイッチに設定されたアドレス情報と制御
手段より送られてくるアドレス情報とを比較し、両者が
一致した場合にリプライ信号を生成して前記制御手段に
返送する一致検出回路とを備えたアドレス一致検出プリ
ントサーキットボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8959271A JPH02236739A (ja) | 1989-03-10 | 1989-03-10 | アドレス一致検出プリントサーキットボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8959271A JPH02236739A (ja) | 1989-03-10 | 1989-03-10 | アドレス一致検出プリントサーキットボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02236739A true JPH02236739A (ja) | 1990-09-19 |
Family
ID=13108545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8959271A Pending JPH02236739A (ja) | 1989-03-10 | 1989-03-10 | アドレス一致検出プリントサーキットボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02236739A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017142639A (ja) * | 2016-02-10 | 2017-08-17 | 富士電機株式会社 | ネットワーク装置 |
-
1989
- 1989-03-10 JP JP8959271A patent/JPH02236739A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017142639A (ja) * | 2016-02-10 | 2017-08-17 | 富士電機株式会社 | ネットワーク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2009539C1 (ru) | Плата расширения вычислительной системы | |
| JPH04304531A (ja) | エミュレーション装置とそれに使用するマイクロコントローラ | |
| US6601165B2 (en) | Apparatus and method for implementing fault resilient booting in a multi-processor system by using a flush command to control resetting of the processors and isolating failed processors | |
| CN111709032A (zh) | 一种在多种分区上实现pfr功能的方法、系统、设备及介质 | |
| US6076160A (en) | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal | |
| US4947478A (en) | Switching control system for multipersonality computer system | |
| US6055651A (en) | Emulator and corresponding trace control method | |
| US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
| US6550015B1 (en) | Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead | |
| US5673419A (en) | Parity bit emulator with write parity bit checking | |
| JPH02236739A (ja) | アドレス一致検出プリントサーキットボード | |
| CN101169767B (zh) | 访问控制设备及访问控制方法 | |
| KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| WO2000017756A1 (fr) | Processeur de signaux | |
| KR950022612A (ko) | 이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법 | |
| JPH10198524A (ja) | ハードディスク制御装置 | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JPH067379B2 (ja) | ダイレクト・メモリ・アクセス・コントロ−ル回路 | |
| KR100446282B1 (ko) | 시스템 버스 인터페이스 회로 | |
| JPH02173852A (ja) | バス診断装置 | |
| JPH0798686A (ja) | 拡張ボード設定方式 | |
| CN114780479A (zh) | 原子操作控制电路、系统和电子设备 | |
| JPH0319063A (ja) | アドレス・バスの拡張方式 | |
| JPH04232556A (ja) | 実装基板管理システム | |
| JPH0355614A (ja) | 電子機器 |