JPH02173852A - バス診断装置 - Google Patents

バス診断装置

Info

Publication number
JPH02173852A
JPH02173852A JP63327750A JP32775088A JPH02173852A JP H02173852 A JPH02173852 A JP H02173852A JP 63327750 A JP63327750 A JP 63327750A JP 32775088 A JP32775088 A JP 32775088A JP H02173852 A JPH02173852 A JP H02173852A
Authority
JP
Japan
Prior art keywords
bus
data
address
circuit
central control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63327750A
Other languages
English (en)
Other versions
JPH079636B2 (ja
Inventor
Koichi Miyake
三宅 浩一
Satoshi Kurasawa
倉澤 聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63327750A priority Critical patent/JPH079636B2/ja
Publication of JPH02173852A publication Critical patent/JPH02173852A/ja
Publication of JPH079636B2 publication Critical patent/JPH079636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はシステムバスの障害の有無を検査するバス診断
装置に関し、例えば、運用系と待機系の中央制御装置を
備えた2重化中央制御システムに適用し得るものである
[従来の技術] 従来、中央制御装置(cpu)によって制御される磁気
ディスク制御装置等の被制御装置と中央制御装置とを接
続するシステムバスの異常を監視するバス診断装置とし
て、特開昭61−97763号公報に開示されたものが
ある。
これは、中央制御装置がバスを介して被制御装置からデ
ータを取込む際に、そのデータに対応するコントロール
信号に基づき異なる2つのタイミングでデータ内容を捕
えてそれぞれレジスタ回路に格納し、これらのデータ内
容の一致、不一致によってバスを診断し、不一致の場合
に中央制御装置に警告を発するようにしたものである。
[発明が解決しようとする課題] 上述のバス診断装置によれば、バス診断を通常のデータ
転送サイクルで実行できるという利点、すなわち、中央
制御装置がバス診断のために取り立てて時間を割かれる
ことがないという利点を有する。
しかしながら、上述のバス診断装置によれば、異なるラ
ッチタイミングを作り出すための遅延回路や一致不一致
を判別する比較器等のハードウェア構成で実現している
ため、その機能毎に猫なる回路素子(集積回路を含む)
が必要となって実際上多くの回路素子を用いることにな
り、プリント配線基板上の占有面積が大きくなるという
問題がる。しかも、被制御装置とのバス毎にががる診断
装置構成が必要となるので、この点から特に上述の問題
は大きなものとなる。
また、2重化中央制御システムでは、運用系及び待機系
の中央制御装置を両系接続バスを介して接続するが、上
述のバス診断装置を運用系及び待機系のバスに対して設
けた場合には、両系接続バスを診断することができず、
両系接続バスをも診断しようとしてこのバスにも診断装
置を設けたとしても、両系接続バスがアクセスされてい
るときには、運用中又は待機中のバスもアクセスされて
いるため、両系接続バス又は運用系のバス(又は待機系
のバス)のいずれに障害が発生したか否かを検出するこ
とかて°きない。
本発明は、以上の点を考慮してなされたものであり、ハ
ードウェア構成が少ない、しかも、バスが多岐にわたる
システムに適用するのに好適なバス診断装置を提供しよ
うとするものである。
[課題を解決するための手段] かかる課題を解決するため、本発明においては、中央制
御装置と被制御装置とを接続するアドレスバス上のアド
レスを取り込んでそのアドレスが所定のときにコントロ
ール信号を出力するアドレスデコード回路と、このアド
レスデコード回路からのコントロール信号及び中央制御
装置からのコントロール信号に応じて、データバスにデ
ータを出力し、又はデータバス上のデータを取り込んで
格納するレジスタ回路とを備えた。
そして、中央制御装置が、アドレスバス及びデータバス
に所定のアドレス及びデータを出力させてレジスタ回路
にその出力データを格納させ、その後、アドレスバスに
所、定のアドレスを出力させてレジスタ回路に格納され
ているデータをデータバスに出力させて取込み、この取
り込んだデータとレジスタ回路に格納させるため出力し
たデータとを比較してデータバスの診断を行なうように
した。
[作用] 本発明のバス診断装置は、中央制御装置が、度、診断用
のデータを出力させてそのデータをレジスタ回路に格納
させ、その格納されたデータをレジスタ回路から読出し
て取込み、その後、中央制御装置が出力したデータとレ
ジスタ回路から戻ってきたデータとの一致不一致を判別
して少なくともデータバスを診断するようにした。
この際、レジスタ回路に対するデータの書込み、又は読
出しをアドレスデコード回路にアドレスを与えることで
制御するようにした。
し実施例] 以下、本発明の一実施例を図面を参照しながら詳述する
ここで、第1図はこの実施例のバス診断装置の構成を示
すブロック図、第2図はその中央制御装置が実行するバ
ス診断モードでの処理を示すフローチャート、第3図は
上記実施例のバス診断装置を2重化中央制御システムに
適用した場合の効果の説明に供するブロック図である。
第1図において、中央制御装置10からは、アドレスバ
ス11及びデータバス12が延出されていると共に、図
示しない複数のコントロール信号用ラインが延出されて
おり、アドレスバス11及びデータバス12等は図示し
ない被制御装置に接続されている。
この実施例の場合、アドレスバス11及びデータバス1
2は、被制御装置に加えてバス終端パッケージ13に接
続されている。バス終端パッケージ13においては、ア
ドレスバス11はアドレスデコード回路14に接続され
ている。このアドレスデコード回路14は、アドレスバ
ス11上のアドレスが、所定の値のときに、中央制御装
置10に対して応答信号ラインL1を介して応答信号を
出力すると共に、レジスタ回路15にイネーブル信号を
コントロール信号ラインL2を介して与えるようになさ
れている。
なお、中央制御装置10からレジスタ回路15には、レ
ジスタ回路15に書込み又は読出しを指示するライト/
リード信号がコントロール信号ラインL3を介して与え
られる。
レジスタ回路15は、中央制御装置10と図示しない被
制御装置とを結ぶデータバス]2に接続されており、デ
ータバス12上のデータを収込んで格納したり、格納し
ているデータをデータバス12上に出力したりする。
次に、中央制御装置10が実行するバス診断処理につい
て第2図を参照しながら詳述する。
中央制御装置10は、所定周期毎に、第2図に示すバス
診断処理プログラムを開始し、まず、診断用として定ま
っている第1のアドレスをアドレスバス11に出力し、
また、診断用として定まっているデータをデ゛−タバス
12に出力し、その後、レジスタ回路15に対してライ
トモードを指示する(ステップ100〜102)。
このとき、アドレスデコード回路14は、中央制御装置
10に対して応答信号を送出すると共に、レジスタ回路
15に対してライトイネーブル信号を出力する。その結
果、レジスタ回路15には、中央制御回路10が診断用
として出力したデータが格納される。
中央制御装置10は、レジスタ回路15に対してライト
モードを指示した時点かち、所定の時間内にアドレスデ
コード回路14から応答信号が与えられたか否かを判断
し、所定の時間内に応答信号が与えられない場合には、
アドレスバス11に障害が発生したと判断してそのこと
に対する警告を発生してバス診断処理を終了させる(ス
テップ103.104)。
他方、応答信号が与えられると、中央制御装置10は、
アドレスデコード回路14に対する第2のアドレスをア
ドレスバス11に出力し、そのf&、レジスタ回路15
に対してリードモードを指示する(ステップ105.1
06)。
このとき、アドレスデコード回路14は、中央制御装置
10に対して応答信号を送出すると共に、レジスタ回路
15に対してアウトプットイネーブル信号を出力する。
その結果、レジスタ回路15は、格納しているデータを
テ゛−タバス12に出力する。
中央制御装置10は、上述のようにレジスタ回路15に
対してリードモードを指示すると、所定時間内にアドレ
スデコード回路14から応答信号が与えられたか否かを
判断し、所定の時間内に応答信号が与えられない場合に
は、アドレスバス11に障害が発生したと判断してその
ことに対する警告を発生してバス診断処理を終了させる
(ステップ107.104)。
他方、応答信号が与えられると、中央制御装置10は、
データバス12上のデータを取込み、この取り込んだデ
ータと上述のステップ101でデータバス12に出力し
たデータ(中央制御装置10は内蔵するレジスタ回路に
このデータを格納している)との一致不一致を判別する
(ステップ108.109)。
その結果、一致していると判別すると、一連のバス診断
処理を終了させる。他方、不一致であると判別すると、
データバス12に障害が発生したと判断してそのことに
対する警告を発生してバス診断処理を終了させる(ステ
ップ110)。
このようにして、バス診断用のレジスタ回路15にデー
タを一旦書込み、そのデータをレジスタ回路15かち取
り出して書込みにかかるデータと比較してデータバス1
2の診断を行なっており、また、レジスタ回路15にア
クセス動作させるイネーブル信号をアドレスデコード回
FliIIl 4が発生するようにすると共に、そのイ
ネーブル信号にほぼ同期して中央制御装置10に対して
アドレスを取り込んだことを報告させるようにしてアド
レスバス11の診断をも行なっている。
従って、上述の実施例によれば、バス診断のために必要
となる回路がアドレスデコード回路14やレジスタ回路
15等であるので、従来のような遅延回路や比較器の場
合と比べてハードウェア構成が小さくて良い。実際上、
デコード回路やレジスタ回路を実現するためには、遅延
回路や比較器を実現する場合に比べて共通のICチップ
を用いて実現できることが多く、そのため、回路素子数
が少なくて良く、占有面積を小さくすることができる。
また、上述の実施例によるバス診断装置は、診断の対象
となるバス毎に各別に設ける必要はない。
これは、このバス診断装置の用い方によっては、1箇所
だけでなく複数箇所の障害を検出できるためである。
第3図は、上述の実施例によるバス診断装置を2重化中
央制御システムに適用した場合の効果の説明に供するも
のである。
第3図において、2重化中央制御システム20は、中央
制御装置と被制御装置とバス接続装置とでなる2個の系
21及び22を備え、択一的にいずれか一方の系が運用
系となり、他方の系が待機系となるようになされている
。以下、説明の便宜上、系21を運用系、系22を待機
系とする。
運用系21における中央制御装置2LAは、システムバ
ス2LDを介して被制御装置21Bを制御する。他方、
待機系22における中央制御装置22Aは、この系22
が運用系に切り替わったとき、システムバス22Dを介
して被制御装置22Bを制御する。
この場合において、運用系21と待機系22との切り替
えがスムーズにいくように、被制御装置21A及び22
Bが補助記憶装置のような場合には、運用系21の中央
制御装置21.Aから被制御装置21Bに向かう情報は
、中央制御装置21Aから待機系22の被制御装置22
Bにも与えられる。しかし、中央制御装置2LAには、
誤動作を防止するため、被制御装置21Bからのデータ
だけが与えられ、待機系22の被制御装置22Bからの
データが与えられない。
そこで、各県には、他方の系のバスとの接続を制御する
バス接続装置21C及び22Cが設けられており、これ
らバス接続装・置21C及び22C間に両系接続バス2
3が接続されている。
これらバス接続装置21C及び22Cはそれぞれ、上述
したバス診断装置におけるアドレスデコード回路及びレ
ジスタ回路が設けられている。なお、バス接続装置21
Cにおけるアドレスデコード回路に対するアドレスと、
バス接続装置22Cにおけるアドレスデコード回路に対
するアドレスとは異なるものが割り当てられている。
運用系21の中央制御装置2LAが、自系のシステムバ
ス2LDを診断する場合には、バス接続装置21Cによ
ってシステムバス2LDと両系共通バス23とを切り離
しな状態にし、バス接続装置21C内に設けられている
アドレスデコード回路やレジスタ回路に対して上述のよ
うなバス診断処理を実行する。
また、中央制御装置2LAが、両系接続バス23を診断
する場合には、待機系22のシステムバス22Dを両系
共通バス23から切り離した状態とし、バス接続装置2
2C内に設けられているアドレスデコード回路やレジス
タ回路に対して上述のようなバス診断処理を実行する。
このとき、運用系のシステムバス21Dと両系接続バス
23の両方の影響が診断結果に反映されるが、上述のよ
うにして、システムバス21D単独について診断をして
それについて結果を得ていると、その結果を参照するこ
とで両系接続バス23を診断することができる。
なお、待機系22におけるシステムバス22Dを運用系
21の中央制御装置21Aが診断する場合には、中央制
御装置21Aは、バス接続装置21C及び22Cに対し
てシステムバス2LD、両系接続バス23、システムバ
ス22Dを接続させた後、バス接続装置22C内に設け
られているアドレスデコード回路やレジスタ回路に対し
て上述のようなバス診断処理を実行する。このとき、運
用系のシステムバス2LDと両系接続バス23と待機系
のシステムバス22Dの影響が診断結果に反映されるが
、上述のようにして、システムバス2LD及び両系接続
バス23について予め診断をしてそれについて結果を得
ていると、その結果を参照することでシステムバス22
Dを診断することができる。
待機系22の中央制御装置22Aが各バスを診断する場
合にも上述と同様に行なう。
このように、第1図の構成を有するバス診断装置を、2
重化中央制御システムに適用した場合には、バス単位で
、すなわち、障害箇所がいずれであるかについても診断
を下すことができる。
なお、上述では、2重化中央制御システムに本発明のバ
ス診断装置を適用した場合を示したが、他の情報処理シ
ステムに対しても必要に応じて適宜適用することができ
る。
また、上述の実施例においては、レジスタ回路15に対
するイネーブル信号をアドレスデコード回路14が出力
するものを示したが、中央制御装置10が応答信号の受
信後に出力するようにしても良い。
さらに、上述の実施例においては、レジスタ回路15に
対するライト/リード信号を中央制御装置10が出力す
るものを示したが、アドレスデコード回路14が出力す
るようにしても良い。すなわち、アドレスデコード回路
14がイネーブル信号を出力する前に、ライト/リード
信号を先に出力するようにしても良い。
また、上述では、本発明を、バス接続装置21C及び2
2Cが自系のシステムバスと両系接続バスとを切離し制
御できる2重化中央制御システムに適用したものを示し
たが、これらバスをバス接続装置が切離しできない中央
制御システムに適用しても良い。この場合にも、アドレ
スデコード回路及びレジスタ回路の対を各部に設けるこ
とで故障箇所を診断することができる。
[発明の効果] 以上のように、本発明によれば、バス診断モードになる
と、中央制御装置がデータをデータバスに出力すると共
にアドレスをアドレスバスに出力することで、レジスタ
回路にそのデータを一旦格納させ、その後、アドレスを
アドレスバスに出力して上述のレジスタ回路を読出し駆
動してレジスタ回路からデータを出力させ、中央制御装
置がレジスタ回路に記憶させた前後のデータを比較して
バスを診断するようにしたので、ハードウェア的に必要
となる構成が小さくて良く、全体構成を小型なものとす
ることができる。
また、アドレスデコード回路に対するアドレスを適宜変
えることで、診断箇所を変更することができ、複数のバ
スが適宜接続制御されるような情報処理システムに適用
しても、障害箇所を特定することができることが多くな
る。
【図面の簡単な説明】
第1図は本発明によるバス診断装置の一実施例を示すブ
ロック図、第2図はその中央制御装置がバス診断モード
において実行する処理を示すフローチャート、第3図は
上記実施例のバス診断装置を適用した2重化中央制御シ
ステムの構成を示すブロック図である。 10・・・中央制御装置、11・・・アドレスバス、1
2・・・データバス、14・・・アドレスデコード回路
、15・・・レジスタ回路。

Claims (1)

  1. 【特許請求の範囲】 中央制御装置と、この中央制御装置によって制御される
    被制御装置とを接続する少なくともデータバスの状態を
    診断するバス診断装置において、上記中央制御装置と上
    記被制御装置とを接続するアドレスバス上のアドレスを
    取り込んでそのアドレスが所定のときにコントロール信
    号を出力するアドレスデコード回路と、 当該アドレスデコード回路からのコントロール信号及び
    上記中央制御装置からのコントロール信号に応じて、上
    記データバスにデータを出力し、又はデータバス上のデ
    ータを取り込んで格納するレジスタ回路とを備え、 上記中央制御装置が、上記アドレスバス及び上記データ
    バスに所定のアドレス及びデータを出力させて上記レジ
    スタ回路にその出力データを格納させ、その後、上記ア
    ドレスバスに所定のアドレスを出力させて上記レジスタ
    回路に格納されているデータを上記データバスに出力さ
    せて取込み、この取り込んだデータと上記レジスタ回路
    に格納させるため出力したデータとを比較して上記デー
    タバスの診断を行なうようにしたことを特徴とするバス
    診断装置。
JP63327750A 1988-12-27 1988-12-27 バス診断装置 Expired - Lifetime JPH079636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63327750A JPH079636B2 (ja) 1988-12-27 1988-12-27 バス診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63327750A JPH079636B2 (ja) 1988-12-27 1988-12-27 バス診断装置

Publications (2)

Publication Number Publication Date
JPH02173852A true JPH02173852A (ja) 1990-07-05
JPH079636B2 JPH079636B2 (ja) 1995-02-01

Family

ID=18202566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63327750A Expired - Lifetime JPH079636B2 (ja) 1988-12-27 1988-12-27 バス診断装置

Country Status (1)

Country Link
JP (1) JPH079636B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237956A (ja) * 2010-05-10 2011-11-24 Hitachi Ltd パラレルバスの健全性チェック機能を備えた保安装置
JP2013037550A (ja) * 2011-08-08 2013-02-21 Okuma Corp バス診断機能を備えた制御装置
JP2017091453A (ja) * 2015-11-17 2017-05-25 株式会社京三製作所 制御出力回路、演算装置、電子端末装置及び接点入力回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118454U (ja) * 1981-01-13 1982-07-22
JPS5866135A (ja) * 1981-10-16 1983-04-20 Meidensha Electric Mfg Co Ltd バスの異常検出方法
JPS60181951A (ja) * 1984-02-29 1985-09-17 Mitsubishi Electric Corp デ−タバスチエツク機能付装置
JPS62159258A (ja) * 1986-01-08 1987-07-15 Hitachi Ltd Bus診断方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118454U (ja) * 1981-01-13 1982-07-22
JPS5866135A (ja) * 1981-10-16 1983-04-20 Meidensha Electric Mfg Co Ltd バスの異常検出方法
JPS60181951A (ja) * 1984-02-29 1985-09-17 Mitsubishi Electric Corp デ−タバスチエツク機能付装置
JPS62159258A (ja) * 1986-01-08 1987-07-15 Hitachi Ltd Bus診断方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237956A (ja) * 2010-05-10 2011-11-24 Hitachi Ltd パラレルバスの健全性チェック機能を備えた保安装置
JP2013037550A (ja) * 2011-08-08 2013-02-21 Okuma Corp バス診断機能を備えた制御装置
JP2017091453A (ja) * 2015-11-17 2017-05-25 株式会社京三製作所 制御出力回路、演算装置、電子端末装置及び接点入力回路

Also Published As

Publication number Publication date
JPH079636B2 (ja) 1995-02-01

Similar Documents

Publication Publication Date Title
US5005172A (en) Diagnostic system in a data processing system
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
JPH02173852A (ja) バス診断装置
JP2538876B2 (ja) 共通バス構造を持つデ−タ処理装置
JPH0324657A (ja) バス診断方式
JP2626127B2 (ja) 予備系ルート試験方式
JPH0662114A (ja) プロセッサ間診断処理方式
JP2946541B2 (ja) 二重化制御システム
JPH08278924A (ja) アダプタ診断システム
JPH07114521A (ja) マルチマイクロコンピュータシステム
JPH0152774B2 (ja)
JP3012402B2 (ja) 情報処理システム
JPS6321217B2 (ja)
JPS6110215Y2 (ja)
JPS62160539A (ja) 中央処理装置の多重化チエツク方式
JPH01302454A (ja) バスチェックシステム
JPS6315621B2 (ja)
JPS61134846A (ja) 電子計算機システム
JPS63131234A (ja) 診断制御方式
JPH0498555A (ja) バス・インターフェース検査を行う電子機器
JPH02297650A (ja) 受信装置
JPS5917465B2 (ja) チエツク装置
JPS6386053A (ja) 情報処理装置
JPS59210380A (ja) バス接続部の故障診断方式
JPH02245850A (ja) バス診断方式