JPS63131234A - 診断制御方式 - Google Patents

診断制御方式

Info

Publication number
JPS63131234A
JPS63131234A JP61277355A JP27735586A JPS63131234A JP S63131234 A JPS63131234 A JP S63131234A JP 61277355 A JP61277355 A JP 61277355A JP 27735586 A JP27735586 A JP 27735586A JP S63131234 A JPS63131234 A JP S63131234A
Authority
JP
Japan
Prior art keywords
processor
information
processors
condition information
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61277355A
Other languages
English (en)
Inventor
Takashi Yamazaki
隆 山崎
Kishio Nishimura
西村 紀志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61277355A priority Critical patent/JPS63131234A/ja
Publication of JPS63131234A publication Critical patent/JPS63131234A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、二重化されたプロセッサ・システムの診断制
御方式に関する。
[従来の技術] コンピュータシステムあるいは電子交換システムにおい
て、システムアベイラビリティ(稼動率)を向上させる
ための一手段として、プロセッサを二重化する方法が最
も広範に採用されている。このようなシステムでは、一
方のサブシステム障害時に他方の正常系から障害系を診
断し、修理するのが一般的である。
一方、プロセッサ・サブシステム・モジュールにはユニ
ットの実装情報、あるいはシステム立上げ時のI10媒
体等を規定するシステム立上げ条件情報が布線あるいは
スイッチにより設定される。
これらの設定情報はプロセッサ・システムが設置され、
稼動するに際しての各種条件を示すものであって、各ユ
ニットあるいはサービス・プロセッサに引込まれ使用さ
れる。
[解決すべき問題点] 上述したユニット実装情報あるいはシステム立上げ条件
情報が谷ユニット又はサービス・プロセッサに引込まれ
るバスに障害が発生した場合、又はいずれかの系で情報
設定を間違った場合、従来の診断方式ではこの障害を直
接検出出来ないという欠点がある。
[問題点の解決1段] 本発明はユニット実装情報及びシステム立上げ条件情報
を両系のサービス・プロセッサに保持し、診断実行時に
該情報を比較することにより上記問題点を解消し、障害
原因解析を容易にすることを目的とするものであり、か
かる目的を達成するため本発明は、プロセッサ・サブシ
ステムが二重化されており、丼プロセッサ・サブシステ
ムは複数ユニット及びサービス・プロセッサから成り、
各プロセッサ・サブシステムにおけるユニット実装情報
及びシステム立上げ条件情報が該サブシステムのモジュ
ールに設定されているシステムの診断制御方式において
、電源没入時及びシステムリセット時に各サービス・プ
ロセッサがユニット実装情報及びシステム立上げ条件情
報を読み取り、該サービス・プロセッサ内部に再設定す
る手段と、プロセッサからの指令により自系及び他系の
サービス・プロセッサから該設定されたユニット実装情
報及びシステム立上げ条件情報を読み取る手段と、診断
実行時に自系及び他系のユニット実装情報及びシステム
立上げ条件情報を読み取るとともにこれを比較する手段
とを有してなる。
[実施例] 次に、本発明について図面を参照して詳細に説明する。
第1図は本発明の適用されるシステムの一実施例を示す
ブロック図である。プロセッサ102は、メモリコント
ローラ101を介してメインメモリ100の命令を実行
する。I10プロセッサ103は、プロセッサ102か
らの指令によりT10バス106を介して入出力装置と
の間でデータ転送を行う。サービス・プロセッサ104
は、システム立上げ制御やコンソール制御を行う。プロ
セッサ102、メモリコントローラ101、I10プロ
セッサ103、サービス・プロセッサ104はそれぞれ
プロセッサ・バス105に接続され、このプロセッサ・
バス105にはシステム規模に応じてT10プロセツサ
等のユニットを接続できる。ユニット実装・システム立
上げ条件情報107は、プロセッサ・モジュールに稼動
条件に対応して設定されるもので、本情報のうちユニッ
ト実装情報及びシステム立上げ方法についてはサービス
・プロセッサ104で使用され、システム立上げ時のI
lo [3器情報はI10プロセッサ103にて使用さ
れる。
一方、プロセッサ112、メモリ・コントローラ111
、I10プロセッサ113、サービス・プロセッサ11
4、プロセッサ・バス115、T10バス116、及び
ユニット実装・システム立上げ条件情報117は、餌述
のプロセッサ・サブシステムと同一構成であり、全体と
して二重化されたプロセッサ・システムを構築する。な
おサービス・プロセッサ104と114とはサービス−
プロセッサ間バス120を介して通信できる。
第2図は第1図に一実施例として示したプロセッサ・シ
ステムにおける診断手順を示すフロー図である。プロセ
ッサ・サブシステムの電源が投入された時、あるいはシ
ステム・リセットが実行されると、両系のサービス・プ
ロセッサ104゜114は、ユニット実装情報及びシス
テム立上げ条件情報を読み、自プロセッサ内部に保持す
る。
またシステム立上げ時の■10機器情報をT10プロセ
ッサ104,114にアクセスしてやはり自プロセッサ
内部に保持する。
その後、システムは運転を開始し、いずれかのサブシス
テムで障害が発生すると該サブシステムは切離され、正
常系プロセッサ102又112より診断が実行される。
ユニット実装・システム立上げ条件情報の診断を行う際
には、正常系プロセッサ102又112よりまず自系サ
ービス・プロセッサ104又114に対し自系情報リー
ド指令が出され、次に他系情報リード指令が出される。
他系情報リード指令を受けたサービス・プロセッサ10
4又114は、他系のサービス・プロセッサ104又1
14に指令し、他系のユニット実装・システム立上げ条
件情報を受信したのちこれをプロセッサ102又112
に返送する。両系の情報を受けたプロセッサ102又1
12においてはこの両系の情報を比較し、ミスマツチが
あれば診断エラーとして出力する。この出力情報により
、ユニット実装・システム立上げ条件情報に関する回路
の障害を指摘することができる。
[発明の効果] 以上説明したように本発明は、ユニット実装情報及びシ
ステム立上げ条件情報をサービス・プロセッサに保持し
、これを診断実行時に比較することにより、障害時の切
分けに効果があり、また情報設定ミスを検出出来るとい
う効果がある。
【図面の簡単な説明】
第1図は本発明の適用されるシステムの一実施例を示す
ブロック図、第2図は第1図に示したシステムにおける
診断手順を示すフロー図である。 too、110:メモリ lot、111:メモリ・コントローラ102.112
:プロセッサ 103.113:I10プロセッサ 104.114:サービス・プロセッサ105.115
:プロセッサ・バス 106.116:I10バス 107.117:ユニット実装 ・システム立上げ条件情報

Claims (1)

    【特許請求の範囲】
  1. プロセッサ・サブシステムが二重化されており、各プロ
    セッサ・サブシステムは複数ユニット及びサービス・プ
    ロセッサから成り、各プロセッサ・サブシステムにおけ
    るユニット実装情報及びシステム立上げ条件情報が該サ
    ブシステムのモジュールに設定されているシステムの診
    断制御方式において、電源投入時及びシステムリセット
    時に各サービス・プロセッサがユニット実装情報及びシ
    ステム立上げ条件情報を読み取り、該サービス・プロセ
    ッサ内部に再設定する手段と、プロセッサからの指令に
    より自系及び他系のサービス・プロセッサから該設定さ
    れたユニット実装情報及びシステム立上げ条件情報を読
    み取る手段と、診断実行時に自系及び他系のユニット実
    装情報及びシステム立上げ条件情報を読み取るとともに
    これを比較する手段、とを有することを特徴とする診断
    制御方式。
JP61277355A 1986-11-20 1986-11-20 診断制御方式 Pending JPS63131234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61277355A JPS63131234A (ja) 1986-11-20 1986-11-20 診断制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61277355A JPS63131234A (ja) 1986-11-20 1986-11-20 診断制御方式

Publications (1)

Publication Number Publication Date
JPS63131234A true JPS63131234A (ja) 1988-06-03

Family

ID=17582369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61277355A Pending JPS63131234A (ja) 1986-11-20 1986-11-20 診断制御方式

Country Status (1)

Country Link
JP (1) JPS63131234A (ja)

Similar Documents

Publication Publication Date Title
JPS63131234A (ja) 診断制御方式
JP2626127B2 (ja) 予備系ルート試験方式
JPS62271153A (ja) 共通バス構造における診断方式
JPH02173852A (ja) バス診断装置
JPH0662114A (ja) プロセッサ間診断処理方式
JPS6113627B2 (ja)
JPS6321217B2 (ja)
JP3015537B2 (ja) 電子計算機の二重化方式
JPS5911455A (ja) 中央演算処理装置の冗長システム
JPH07114521A (ja) マルチマイクロコンピュータシステム
JP3012402B2 (ja) 情報処理システム
JP2896206B2 (ja) 多重化メモリ装置のオンライン診断方式
JPS62166401A (ja) 電子計算機の多重化システム
JPS61134846A (ja) 電子計算機システム
JPS6110215Y2 (ja)
JPH10187355A (ja) ディスク制御システム
JPS6134655A (ja) 情報処理システム
JPH08137788A (ja) 情報処理システム
JPS62237536A (ja) 電子計算装置
JPH09179835A (ja) 並列プロセッサシステム
JPS627582B2 (ja)
JPH02129729A (ja) データ処理装置
JPH0821012B2 (ja) ダイレクトメモリアクセスの系切替装置
JPS6282453A (ja) 入出力制御システム
JPH1011102A (ja) 二重化方式