JPS6134655A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS6134655A JPS6134655A JP15682584A JP15682584A JPS6134655A JP S6134655 A JPS6134655 A JP S6134655A JP 15682584 A JP15682584 A JP 15682584A JP 15682584 A JP15682584 A JP 15682584A JP S6134655 A JPS6134655 A JP S6134655A
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- information processing
- bus
- circuit
- diagnosed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は情報処理システムに関し、特に二重化された共
通バスに複数の情報処理装置が接続されてなる情報処理
システムに関する。
通バスに複数の情報処理装置が接続されてなる情報処理
システムに関する。
（従来技術）
通常、装置間の通信を行なうのに金物量が少なく廉価な
共通バスを用いる方法が採られているが、この共通バス
を用いる方法ではある装置の単一故障でその共通バスに
接続される全装置が通信不能となることがあシうるとい
う欠点があった。そこで、これを避けるには共通バスを
二重化するなどの方式が採られるが、この方式では上記
のようなバス障害の診断を行なうとき、どの装置が共通
バスに影響を与えているかの切シ分けが難かしく障害の
修復に手間がかかるという欠点があった。
共通バスを用いる方法が採られているが、この共通バス
を用いる方法ではある装置の単一故障でその共通バスに
接続される全装置が通信不能となることがあシうるとい
う欠点があった。そこで、これを避けるには共通バスを
二重化するなどの方式が採られるが、この方式では上記
のようなバス障害の診断を行なうとき、どの装置が共通
バスに影響を与えているかの切シ分けが難かしく障害の
修復に手間がかかるという欠点があった。
（発明の目的）
本発明の目的は、第１の共通バスとのインターフェース
部、第２の共通バスとのインターフェース部及び論理回
路部に別々に電源を供給する電源部を設け、該電源供給
部の制御に工夫を加えることによシ上記欠点を除去し、
１つの装置の回路が故障して共通バスの使用が不可にな
った場合にどの装置の回路が障害かを切シ分けることの
できる情報処理システムを提供することにある。
部、第２の共通バスとのインターフェース部及び論理回
路部に別々に電源を供給する電源部を設け、該電源供給
部の制御に工夫を加えることによシ上記欠点を除去し、
１つの装置の回路が故障して共通バスの使用が不可にな
った場合にどの装置の回路が障害かを切シ分けることの
できる情報処理システムを提供することにある。
（発明の構成）
本発明によれば、二重化された第１及び第２の共通バス
に複数の情報処理装置が接続されてなる情報処理システ
ムにおいて、該情報処理装置は前記第１の共通バスとの
インターフェース部へ電源を供給する第１の電源部と、
前記第２の共通バスとのインターフェース部へ電源を供
給する第２の電源部と、論理回路部へ電源を供給する第
３の電源部とを分けて備え、前記情報処理装置はそれぞ
れ前記第１の共通バスを介して前記第２の電源部をオン
／オフにする手段と、前記第２の共通バスを介して前記
第１の電源部をオン／オフにする手段とを有し、前記第
１の共通バスを通して前記情報処理装置の１つを診断す
る時には前記第２の共通バスを介して前記第１の共通バ
スに接続されている該被診断情報処理装置以外の情報処
理装置の前記第１の共通バスとのインターフェース部の
電源をオフにして診断を実行し、前記第２の共通バスを
通して情報処理装置を診断する時には前記第１の共通バ
スを介して前記第２の共通バスに接続されている該被診
断情報処理装置以外の情報処理装置の前記第２の共通バ
スとのインターフェース部の電源をオフにして診断を実
行するようになすことを特徴とする情報処理システムが
得られる。
に複数の情報処理装置が接続されてなる情報処理システ
ムにおいて、該情報処理装置は前記第１の共通バスとの
インターフェース部へ電源を供給する第１の電源部と、
前記第２の共通バスとのインターフェース部へ電源を供
給する第２の電源部と、論理回路部へ電源を供給する第
３の電源部とを分けて備え、前記情報処理装置はそれぞ
れ前記第１の共通バスを介して前記第２の電源部をオン
／オフにする手段と、前記第２の共通バスを介して前記
第１の電源部をオン／オフにする手段とを有し、前記第
１の共通バスを通して前記情報処理装置の１つを診断す
る時には前記第２の共通バスを介して前記第１の共通バ
スに接続されている該被診断情報処理装置以外の情報処
理装置の前記第１の共通バスとのインターフェース部の
電源をオフにして診断を実行し、前記第２の共通バスを
通して情報処理装置を診断する時には前記第１の共通バ
スを介して前記第２の共通バスに接続されている該被診
断情報処理装置以外の情報処理装置の前記第２の共通バ
スとのインターフェース部の電源をオフにして診断を実
行するようになすことを特徴とする情報処理システムが
得られる。
（実施例）
次に図面を参照して本発明について説明する。
第１図は本発明の情報処理システムの一実施例を示すブ
ロック図、第２図は第１図における情報処理装置の電源
供給構成例を示すブロック図、第３図は第２図における
論理回路とインターフェース回路の詳細例を示す回路図
、第４図及び第５図はそれぞれ第３図におけるインター
フェース回路の第１及び第２の例を示す回路図である。
ロック図、第２図は第１図における情報処理装置の電源
供給構成例を示すブロック図、第３図は第２図における
論理回路とインターフェース回路の詳細例を示す回路図
、第４図及び第５図はそれぞれ第３図におけるインター
フェース回路の第１及び第２の例を示す回路図である。
第１図において、情報処理システムは二重化された共通
バス３．４をそれぞれ制御するバス制御装置１． ２と
、共通バス３．４に接続された複数の情報処理装置（以
下単に装置）５ａ、５ｂ、〜５ｎとからなシ、各装置５
ａ、５ｂ、〜５ｎは共通バス３，４を介して診断される
。第２図に示すように、各装置５は論理回路（以下ＬＯ
Ｇ）６と、共通バス３のインターフェース回路（以下Ｉ
ＮＦ）７と、共通バス４のｌＮＦ３とからなり、ＬＯＧ
６、ｌＮＦ７．８はそれぞれ電源ユニット（以下ＰＯＷ
）９．ｔｏ、１１を有する。尚電源供給は第２図のよう
にそれぞれ独自にＰＯＷ９，１０゜１１を設けてもよい
し、１つの電源から分配して用いてもよい。
バス３．４をそれぞれ制御するバス制御装置１． ２と
、共通バス３．４に接続された複数の情報処理装置（以
下単に装置）５ａ、５ｂ、〜５ｎとからなシ、各装置５
ａ、５ｂ、〜５ｎは共通バス３，４を介して診断される
。第２図に示すように、各装置５は論理回路（以下ＬＯ
Ｇ）６と、共通バス３のインターフェース回路（以下Ｉ
ＮＦ）７と、共通バス４のｌＮＦ３とからなり、ＬＯＧ
６、ｌＮＦ７．８はそれぞれ電源ユニット（以下ＰＯＷ
）９．ｔｏ、１１を有する。尚電源供給は第２図のよう
にそれぞれ独自にＰＯＷ９，１０゜１１を設けてもよい
し、１つの電源から分配して用いてもよい。
次に第３図において、ＬＯＧ６はアンドオア回路１００
．デコーダ回路（以下ＤＥＣ−）１０１゜アンド回路１
０２．〜１０５．Ｓ−几型フリップフロップ（以下ＦＦ
）１０６．１’０７． ナン、ド回路１０８．１０９
． フォトカプラーｔｔｏ、ｔｔｔから１Ｌフォトカプ
ラーｔｔｏ、ｉｔｔはそれぞれｌＮＦ７のＰＯＷＩＯ，
ｌＮＦ３のＰＯＷｌｌのリモート制御端子ＲＣ＋、ｕｃ
−に接続されていｂ０尚診照符号１１２は共通バス４（
第２図に図示）のデータ信号線、制御線の一部、参照符
号１１３は共通バス３（第２図に図示）のデータ信号線
。
．デコーダ回路（以下ＤＥＣ−）１０１゜アンド回路１
０２．〜１０５．Ｓ−几型フリップフロップ（以下ＦＦ
）１０６．１’０７． ナン、ド回路１０８．１０９
． フォトカプラーｔｔｏ、ｔｔｔから１Ｌフォトカプ
ラーｔｔｏ、ｉｔｔはそれぞれｌＮＦ７のＰＯＷＩＯ，
ｌＮＦ３のＰＯＷｌｌのリモート制御端子ＲＣ＋、ｕｃ
−に接続されていｂ０尚診照符号１１２は共通バス４（
第２図に図示）のデータ信号線、制御線の一部、参照符
号１１３は共通バス３（第２図に図示）のデータ信号線
。
、制御線の一部、参照符号１１４，１１５はコマンド信
号、参照符号１１６，１１７は同期信号、参照符号１１
８，１１９はコマンド信号１１４，１１５のデコード信
号を示す。又ここで本発明の説明に必要のない回路はす
べて省略してあシ、さらに説明上コマンド信号１１４，
１１５はそれぞれ４ビツトとし、デコード入力”ｏｏｏ
ｏ”時はデコード信号６一 １１８が１＋１１１になるものとし、デコード入力１１
００ＯＩ１１時はデコード信号１１９がｌ′１″になる
ものとする。
号、参照符号１１６，１１７は同期信号、参照符号１１
８，１１９はコマンド信号１１４，１１５のデコード信
号を示す。又ここで本発明の説明に必要のない回路はす
べて省略してあシ、さらに説明上コマンド信号１１４，
１１５はそれぞれ４ビツトとし、デコード入力”ｏｏｏ
ｏ”時はデコード信号６一 １１８が１＋１１１になるものとし、デコード入力１１
００ＯＩ１１時はデコード信号１１９がｌ′１″になる
ものとする。
続いて第２図、第３図を用いて本実施例の動作について
説明する。
説明する。
共通バス３を介して共通バス４のｌＮＦ１３のＰＯＷＩ
Ｉのパワーオフ要求があったとすると、コマンド信号１
１５に”ｏｏｏｔｎ及び同期信号１１７が送られてくる
。コマンド信号１１５がＤＥＣｌｏｔでデコードされる
と、デコード信号１１９がｌ１Ｉ１１とな夛この信号が
同期信号１１７とアンド回路１０５でゲートされてＦＦ
１０７のリセット端子Ｒに入力されこれをリセットする
。ＦＦ１０７かリセットされたことによシナンド回路１
０９の出力が１１１１になシフオドカプラー１１１がオ
フとなりｏｗｔｔがオフとな、！１）ｌＮＦ８が電源オ
フの状態となるので、ｌＮＦ３は共通バス４に対して何
ら影響しなくなる。
Ｉのパワーオフ要求があったとすると、コマンド信号１
１５に”ｏｏｏｔｎ及び同期信号１１７が送られてくる
。コマンド信号１１５がＤＥＣｌｏｔでデコードされる
と、デコード信号１１９がｌ１Ｉ１１とな夛この信号が
同期信号１１７とアンド回路１０５でゲートされてＦＦ
１０７のリセット端子Ｒに入力されこれをリセットする
。ＦＦ１０７かリセットされたことによシナンド回路１
０９の出力が１１１１になシフオドカプラー１１１がオ
フとなりｏｗｔｔがオフとな、！１）ｌＮＦ８が電源オ
フの状態となるので、ｌＮＦ３は共通バス４に対して何
ら影響しなくなる。
次に共通バス３を介して共通バス４とのｌＮＦ３のＰＯ
ＷＩＩのパワー復旧要求があったとすると、コマンド信
号１１５に” ＯＯ００ｕ及び同期信号１１７が送られ
てくる。コマンド信号１１５がデコードされるとＤＥＣ
ＩＯＬ出力のデコード信号１１８が１１１１１となシこ
の信号が同期信号１１７とアンド回路１０４でゲートさ
れてＦＦ１０７のセット端子Ｓに入力されてこれがセッ
トされる。
ＷＩＩのパワー復旧要求があったとすると、コマンド信
号１１５に” ＯＯ００ｕ及び同期信号１１７が送られ
てくる。コマンド信号１１５がデコードされるとＤＥＣ
ＩＯＬ出力のデコード信号１１８が１１１１１となシこ
の信号が同期信号１１７とアンド回路１０４でゲートさ
れてＦＦ１０７のセット端子Ｓに入力されてこれがセッ
トされる。
ナンド回路１０９の出力がＩＩ ＯＩｆ、フォトカプラ
ー１１１がオンになってＰＯＷｌｌがオンとなシ共通バ
ス４のｌＮＦ３が復旧する。
ー１１１がオンになってＰＯＷｌｌがオンとなシ共通バ
ス４のｌＮＦ３が復旧する。
同様にして共通バス４からも共通バス３とのｌＮＦ７の
ＰＯＷＩＱのオン／オフが制御できる。
ＰＯＷＩＱのオン／オフが制御できる。
今ここで共通バス３とのＩＮＦ’７が故障して共通バス
に何らかの信号を出っ放しになったとする。
に何らかの信号を出っ放しになったとする。
通常は共通バス３に接続されている装置側々に診断を実
行すると複数の装置で診断エラーが検出されてどの装置
が故障を持っているかの切り分けが難かしい。ここで本
実施例におけるように共通バス４から被診断装置以外の
装置のバスインターフェース部の電源をオフにして被診
断装置へ診断を実行してやる。それによシ被診断装置の
みの良否が判定できることになシ、順次被診断装置をか
えていけばどの装置が故障を持っているかを容易に切り
分けることができる。
行すると複数の装置で診断エラーが検出されてどの装置
が故障を持っているかの切り分けが難かしい。ここで本
実施例におけるように共通バス４から被診断装置以外の
装置のバスインターフェース部の電源をオフにして被診
断装置へ診断を実行してやる。それによシ被診断装置の
みの良否が判定できることになシ、順次被診断装置をか
えていけばどの装置が故障を持っているかを容易に切り
分けることができる。
通パス３に接続したものであっても従来に比して数段改
善が図れるが、ある特定故障モードの時にはエラー箇所
を特定できない。そこで第５図に示すようにｌＮＦ７を
構成することによシ完全にすることが可能である。すな
わち第５図においては、ＰＯＷＩＯがオンの間中、ナン
ド回路２０３からの信号によシリレードライブトランジ
スタ２０４がオンしてリレー回路２０２を動作させ、そ
の接点２０５がメークして実線図示の状態となシ共通バ
ス３を使って通信が可能であるが、ＰＯＷＩＯがオフの
時は接点２０５はオフ（破線図示）に々す、共通バス３
に全く影響を与えない。
善が図れるが、ある特定故障モードの時にはエラー箇所
を特定できない。そこで第５図に示すようにｌＮＦ７を
構成することによシ完全にすることが可能である。すな
わち第５図においては、ＰＯＷＩＯがオンの間中、ナン
ド回路２０３からの信号によシリレードライブトランジ
スタ２０４がオンしてリレー回路２０２を動作させ、そ
の接点２０５がメークして実線図示の状態となシ共通バ
ス３を使って通信が可能であるが、ＰＯＷＩＯがオフの
時は接点２０５はオフ（破線図示）に々す、共通バス３
に全く影響を与えない。
（発明の効果）
以上の説明によル明らかなように本発明の情報処理シス
テムによれば、各情報処理装置が電源供−゛−ｇ− 一人 給を第１の共通バスインターフェース回路、第２の共通
バスインターフェース回路、論理回路部と独立に供給を
行ない、第１の共通バスを通して第２の共通バスインタ
ーフェース回路の電源のオン／オフを制御でき、また第
２の共通バスを通して第１の共通バスインターフェース
回路の電源のオン／オフを制御できるので、情報処理装
置のバスインターフェース回路等の故障でそれが接続さ
れる共通バスにつながっている他の複数装置が通信不能
となった場合に、診断対象装置以外の装置の障害バス側
のインターフェース回路の電源を正常バス側からオフに
して診断対象装置を診断してその装置の良否が判定でき
、同様に診断対象装置をかえて診断を実行していくこと
で障害装置を容易に切シ分けることができるという効果
が生じる。
テムによれば、各情報処理装置が電源供−゛−ｇ− 一人 給を第１の共通バスインターフェース回路、第２の共通
バスインターフェース回路、論理回路部と独立に供給を
行ない、第１の共通バスを通して第２の共通バスインタ
ーフェース回路の電源のオン／オフを制御でき、また第
２の共通バスを通して第１の共通バスインターフェース
回路の電源のオン／オフを制御できるので、情報処理装
置のバスインターフェース回路等の故障でそれが接続さ
れる共通バスにつながっている他の複数装置が通信不能
となった場合に、診断対象装置以外の装置の障害バス側
のインターフェース回路の電源を正常バス側からオフに
して診断対象装置を診断してその装置の良否が判定でき
、同様に診断対象装置をかえて診断を実行していくこと
で障害装置を容易に切シ分けることができるという効果
が生じる。
第１図は本発明の情報処理システムの一実施例を示すブ
ロック図、第２図は第１図における情報処理装置の電源
供給構成例を示すブロック図、第３図は第２図における
論理回路とインターフェース回路の詳細例を示す回路図
、第４図及び第５図はそれぞれ第３図におけるインター
フェース回路の第１及び第２の例を示す回路図である。 図において、■、２・・・・・・バス制御装置、３，４
・・・・・・共通バス、５，５ａ、５ｂ、〜５ｎ・・・
・・・情報処理装置、６・・・・・・論理回路（ＬＯＧ
）、７．８・・・・・・インターフェース回路（ＩＮＦ
）、９，１０゜１１・・・・・・電源ユニッ）（ＰＯＷ
）、１００・川・・アンドオア回路、１０１・・・・・
・デコーダ回路（ＤＥＣ）、１０２、〜１０５・・・・
・・アンド回路、１０６，１０７・・・・・・Ｓ−８型
７リップフロップ（ＦＦ）、１０８゜１０９．２０３・
・・・・・ナンド回路、ｔｉｏ、ｔｔｔ・・・・・・フ
ォトカプラー、２００・・・・・・バスレシーバ回路、
２０１・・・・・・バスドライバ回路、２０２・・・・
・・リレー回路、２０４・・・・・・リレードライブト
ランジスタ、２０５・・・・・・接点。 ／Ｉ −一＼、 芥 １ 図 某 ２ 図 ンＬ
ロック図、第２図は第１図における情報処理装置の電源
供給構成例を示すブロック図、第３図は第２図における
論理回路とインターフェース回路の詳細例を示す回路図
、第４図及び第５図はそれぞれ第３図におけるインター
フェース回路の第１及び第２の例を示す回路図である。 図において、■、２・・・・・・バス制御装置、３，４
・・・・・・共通バス、５，５ａ、５ｂ、〜５ｎ・・・
・・・情報処理装置、６・・・・・・論理回路（ＬＯＧ
）、７．８・・・・・・インターフェース回路（ＩＮＦ
）、９，１０゜１１・・・・・・電源ユニッ）（ＰＯＷ
）、１００・川・・アンドオア回路、１０１・・・・・
・デコーダ回路（ＤＥＣ）、１０２、〜１０５・・・・
・・アンド回路、１０６，１０７・・・・・・Ｓ−８型
７リップフロップ（ＦＦ）、１０８゜１０９．２０３・
・・・・・ナンド回路、ｔｉｏ、ｔｔｔ・・・・・・フ
ォトカプラー、２００・・・・・・バスレシーバ回路、
２０１・・・・・・バスドライバ回路、２０２・・・・
・・リレー回路、２０４・・・・・・リレードライブト
ランジスタ、２０５・・・・・・接点。 ／Ｉ −一＼、 芥 １ 図 某 ２ 図 ンＬ
Claims (1)
- 二重化された第１及び第２の共通バスに複数の情報処理
装置が接続されてなる情報処理システムにおいて、該情
報処理装置は前記第１の共通バスとのインターフェース
部へ電源を供給する第１の電源部と、前記第２の共通バ
スとのインターフェース部へ電源を供給する第２の電源
部と、論理回路部へ電源を供給する第３の電源部とを分
けて備え、前記情報処理装置はそれぞれ前記第１の共通
バスを介して前記第２の電源部をオン／オフにする手段
と、前記第２の共通バスを介して前記第１の電源部をオ
ン／オフにする手段とを有し、前記第１の共通バスを通
して前記情報処理装置の１つを診断する時には前記第２
の共通バスを介して前記第１の共通バスに接続されてい
る該被診断情報処理装置以外の情報処理装置の前記第１
の共通バスとのインターフェース部の電源をオフにして
診断を実行し、前記第２の共通バスを通して情報処理装
置を診断する時には前記第１の共通バスを介して前記第
２の共通バスに接続されている該被診断情報処理装置以
外の情報処理装置の前記第２の共通バスとのインターフ
ェース部の電源をオフにして診断を実行するようになす
ことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15682584A JPS6134655A (ja) | 1984-07-27 | 1984-07-27 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15682584A JPS6134655A (ja) | 1984-07-27 | 1984-07-27 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6134655A true JPS6134655A (ja) | 1986-02-18 |
| JPH0250502B2 JPH0250502B2 (ja) | 1990-11-02 |
Family
ID=15636169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15682584A Granted JPS6134655A (ja) | 1984-07-27 | 1984-07-27 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134655A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260338A (ja) * | 1988-08-26 | 1990-02-28 | Omron Tateisi Electron Co | バス型ｌａｎ |
| JPH0260339A (ja) * | 1988-08-26 | 1990-02-28 | Omron Tateisi Electron Co | バス型ｌａｎ |
-
1984
- 1984-07-27 JP JP15682584A patent/JPS6134655A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260338A (ja) * | 1988-08-26 | 1990-02-28 | Omron Tateisi Electron Co | バス型ｌａｎ |
| JPH0260339A (ja) * | 1988-08-26 | 1990-02-28 | Omron Tateisi Electron Co | バス型ｌａｎ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250502B2 (ja) | 1990-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JP2683970B2 (ja) | リレー装置の動作能力を確認する方法 | |
| JPS6134655A (ja) | 情報処理システム | |
| JPH06259343A (ja) | 多重バス制御方式及びそれを用いたシステム | |
| JP2003140704A (ja) | プロセス制御装置 | |
| JPH01140361A (ja) | チャネル診断機能付データ処理システム | |
| KR0130418B1 (ko) | 전전자 교환기의 이중화 공통 버스 자원 및 프로세서의 자가 진단 및 복구 방법 | |
| JPH09152995A (ja) | 計算機システム | |
| JPH07182253A (ja) | バスアダプタ及びバス多重化方式 | |
| JPS5952861B2 (ja) | 非同期処理系の転送装置切替え方式 | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| JPH0619810A (ja) | 二重化装置 | |
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| US5548716A (en) | Recording medium dualizing system | |
| JPS6113627B2 (ja) | ||
| JPS63131234A (ja) | 診断制御方式 | |
| JPH02138636A (ja) | 多重化システムの運用中における診断方式 | |
| JPH0594380A (ja) | 二重化メモリ装置 | |
| JPH09146853A (ja) | 二重化計算機及びその障害系復旧方法 | |
| JPH05342076A (ja) | 二重書構成のファイル装置 | |
| JPH01102651A (ja) | 診断方式 | |
| JPH05173819A (ja) | 共通バス経路診断方法 | |
| JPS62137654A (ja) | 二重化バスの制御方式 |