JPS5949619B2 - 2重化中央処理システムにおける障害診断方式 - Google Patents

2重化中央処理システムにおける障害診断方式

Info

Publication number
JPS5949619B2
JPS5949619B2 JP53015907A JP1590778A JPS5949619B2 JP S5949619 B2 JPS5949619 B2 JP S5949619B2 JP 53015907 A JP53015907 A JP 53015907A JP 1590778 A JP1590778 A JP 1590778A JP S5949619 B2 JPS5949619 B2 JP S5949619B2
Authority
JP
Japan
Prior art keywords
storage device
processing system
central processing
data
auxiliary storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53015907A
Other languages
English (en)
Other versions
JPS54109738A (en
Inventor
吉雄 吉浦
浩 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53015907A priority Critical patent/JPS5949619B2/ja
Publication of JPS54109738A publication Critical patent/JPS54109738A/ja
Publication of JPS5949619B2 publication Critical patent/JPS5949619B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 本発明は、補助記憶装置チャンネル以外の構成は完全に
2重化された2重化中央処理システムにおける障害診断
を容易に行える方式に関するものである。
従来の2重化中央処理システムの構成は第1図に示すよ
うに主記憶装置100、中央制御装置102がo系の処
理システムとして、また、主記憶装置110、中央制御
装置112がl系の処理システムとして構成される一方
、チャンネル114、補助記憶装置116が共通の装置
として構成され、0系、1系の処理システムは各々アク
ティブおよびスタンド・バイの状態をとるようにされる
この構成によると、0系の処理システムがアクティブ状
態だとすると、処理毎に主記憶装置10口に有するチェ
ック用プログラムで処理が正常に行なわれたか否かをチ
ェックしながら、処理を進めている。もしも、このチェ
ックで異常が発見されたならば、白糸(0系)をシステ
ムダウンさせ、スタンド・バイの1系をアクティブな系
に切替えて処理を続行する。この間障害系(0系)は自
動的に初期設定されスタンド・バイ状態となつている。
この場合、システムダウンのときの主記憶装置に書かれ
ている内容が、障害診断に役立つことは明らかであるが
、従来の構成によるとダウンした系(0系)のダウン直
前の主記憶装置の内容がわからないため、手動で保守者
が障害診断をしなければならず、多くの操作を要するこ
とから迅速で確実な障害処理が困難であつた。また、さ
らに改良された従来の2重化処理システムの構成による
と、スタンド・バイの系もアクティブの系の平常処理と
並行に自己障害診断を行’ うことができるようになつ
ておわ、したがつて、システムダウンして系が切替わる
と、障害の発生した系はスタンド・バイの状態で自己の
系に属する主記憶装置の内容を参照しながら、プログラ
ムで診断を行える。
しかし、この障害診断方式によれば、通常は障害プログ
ラムの格納等のために補助記憶装置が必要であり、チャ
ンネル114はo系、1系両方より常にアクセス可能に
なるようにいわゆる競合回路が必要となつて回路構成が
複雑となることから経済的でないばかりか逆に障害発生
の可能性を増すという欠点を有している。本発明の目的
は、上記した従来技術の欠点をなくし、比較的簡単に障
害が発生した系の処理システムの診断を容易に行える方
式を供することにある。この目的のため、本発明は、ア
クテイブ状態にある1方の系の処理システムに障害が発
生した場合には、その障害の発生を検知してその処理シ
ステム対応の主記憶装置より記憶内容を中央制御装置を
介することなく補助記憶装置に書き込んだ後、その障害
の発生によりスタンド●バイ状態よりアクテイブ状態に
切替えられた他方の系の処理システムがその害込内容か
らその1方の系の処理システムでの障害発生の原因を診
断する方式を特徴とする0即ち、本発明によれば、2つ
の処理システムのうち、アクテイブ状態にあるものに障
害が発生した場合、この障害を検知し、且つその障害が
発生した処理システムに対応する主記憶装置の内容を直
接チヤンネルを介して補助記憶装置に読出転送するため
のデータ転送装置が2つの処理システムに共通装置とし
て設けられ、これにより正常な処理システムは補助記憶
装置より障害が発生した処理システムに対応する主記憶
装置の内容を読:み出して障害の原因を究明することが
できるわけである。
以下、本発明を第2図、第3図により説明する。
先ず第2図は、本発明が適用゛され得る2重化中央処理
システムの1例でのブロツク図を示す。この.図の構成
において、主記憶装置200、中央制御装置202がO
系、また、主記憶装置210、中央制御装置212が1
系の処理システムであ虱チヤンネル214、補助記憶装
置216が各々の処理システムに共通に設けられ、各々
の処理シス .Iテムがアクテイブ、スタンド・バイの
状態をとり得ることは従来と同様である。しかし、異な
るところは2つの処理システムとチヤンネル214との
間に、障害が発生した処理システムに対応する主記憶装
置よりその内容を読み出して直接チヤンcネル214を
介して補助記憶装置216に書き込むためのデータ転送
装置218が設けられていることである。このデータ転
送装置218は、障害が発生した処理システムに対応す
る中央制御装置202、212の何れか1方からの障害
表示信号を受けて起動される。
即ち、中央制御装置202からの障害表示信号222を
受けると、主記憶装置200にアドレス信号232を出
力してそのアドレス信号232に対応する記憶データ2
02を読み出すとともに、それらの読み出した記憶デー
タを書込データ228として、アドレス信号238とと
もにチヤンネル214を介して補助記憶装置216に出
力し、補助記憶装置216に書き込むようにする。また
、中央制御装置212から障害表示信号226があつた
場合も、主記憶装置210にアドレス信号234を出力
して記憶データ224を読み出し、読み出した記憶デー
タを補助記憶装置216に書き込むようにする。このよ
うにして補助記憶装置216に書き込まれた主記憶装置
200、210の何れか1方の記憶内容は、アクテイブ
状態に切替えされた正常な処理システムに読み出され、
障害発生の原因究明に供されるわけである。ここで、デ
ータ転送装置218の詳細を第3図により明らかにする
。この第3図において、シーケンス制御回路300は、
このデータ転送装置218内の各アドレスレジスタ回路
、データ受信回路、データ送出回路、アドワン回路、サ
ブトラクトワン回路にタイミング信号322を送出し、
一連の転送処理を行なわせるものである。サブトラクト
ワン回路302は、ワードカウンタレジスタ304の値
からシーケンス制御回路300からのタイミング信号3
22により1を減ずるものであり、ワードカウンタレジ
スタ304には補助記憶装置216に転送される主記憶
装置データのワード数が予めセツトされる。
主記憶装置アドレスレジスタ308は補助記憶装置21
6に転送する主記憶装置データQアドレスを示すもので
あり、アドワン回路306は主記憶装置アドレスレジス
タ308の値をシーケンス制御回路300からのタイミ
ング信号322によりプラス1するもので、アドレス信
号232、234の送出は主記憶装置アドレス送出回路
318がシーケンス制御回路300からのタイミング信
号322により障害系を識別し、その障害系の主記憶装
置に対して行なわれる。
また、補助記憶装置アドレスレジスタ312は補助記憶
装置216に転送する書込データ228の補助記憶装置
216内のアドレスを示すものであり、アドワン回路3
10は補助記憶装置アドレスレジスタ312の値をシー
ケンス制御回路300からのタイミング信号322によ
りプラス1するものである。アドレス信号238の送出
は補助記憶装置アドレス送出回路320がシーケンス制
御回路300からのタイミング信号322によりチヤン
ネル214に補助記憶装置アドレスを送出する。データ
受信回路314は障害系主記憶装置のデータを受信する
回路で、データ送出回路316はシーケンス制御回路3
00からのタイミング信号322によりチヤンネル21
4にデータを送出するものである。転送終了信号324
はワードカウンタレジスタ304の値がOになつたとき
に正常系の中央制御装置に転送終了を表示し、再開処理
を開始できるようにするためのものである。次に、第3
図をもとにしてその動作を説明する。
O系が障害になつたと仮定すると、障害表示信号222
によりシーケンス制御回路300が起動される。この起
動においては先ずワードカウントレジスタ304には予
め、転送されるべきワード数が設定されているから、主
記憶装置アドレスレジスタ308に先ず0を設定した後
、主記憶装置アドレス送出回路318で障害系である0
系を識別し、主記憶装置200にアドレス信号232を
送出する。これにより主記憶装置200からは0番地の
データが読み出され、読み出された記憶データ220は
データ受信回路314に一旦蓄積される。このとき、補
助記憶装置アドレスレジスタ312には主記憶装置20
0の記憶内容の退避番地Nが予め設定されているので、
補助記憶装置アドレス送信回路320によりチヤンネル
214にアドレスNがアドレス信号238として送出さ
れるとともに、データ送出回路316からは主記憶装置
200の0番地の記憶データが書込データ228として
送出され、これにより補助記憶装置216の番地Nには
その0番地の記憶データが書き込まれることになる。こ
のようにして1ワード分の書込データの転送が完了する
と、ワードカウンタレジスタ304の値が1カウントダ
ウンされるとともに、主記憶装置アドレスレジスタ30
8補助記憶装置アドレスレジスタ312を1カウントア
ツプし、先の場合と同様にして主記憶装置200の1番
地より読み出した記憶データを書込データとして補助記
憶装置216に書き込むようにする。これで補助記憶装
置216の番地N+1には主記憶装置200の1番地の
記憶内容が書き込まれたことになる。このときも1ワー
ド分の書込データの転送が完了するとワードカウンタレ
ジスタ304の値を1カウントダウンするのであるが、
カウントダウン後のその値が0でない限bアドレスレジ
スタ308、312を1カウントアツプし、1ワード分
主記憶装置200より読み出しては補助記憶装置216
に害き込むようにする。このような読出、書込を繰り返
しているうちに主記憶装置200の内容が全て転送され
るとワードカウンタレジスタ304の値がOとなるので
、これを検出してシーケンス制御回路300から転送終
了信号324をして1系に転送完了を知らせる。その補
助記憶装置216に書き込まれたこれらのデータを診断
プログラムで診断することにより障害を容易に検出する
ことができる。以上は0系の場合であるが、1系が障害
の場合も同様に考えることができる。以上説明したよう
に、従来の方式では、障害系の主記憶装置の内容を使つ
て自動診断することができず、人手に頼つていたので、
時間を多く要していたが、本発明によれば、正常系で障
害系の障害内容を自動診断できるので障害診断を容易に
行えるという利点がある〇
【図面の簡単な説明】
第1図は、従来の2重化中央処理システムの一例を示す
ブロツク図、第2図は、本発明が適用され得る2重化中
央処理システムの一例を示すブロツク図、第3図は、本
発明に係る障害系主記憶装置データ転送装置の一例を示
すブロツク図である。 200、210・・・・・・主記憶装置、202、21
2・・・・・・中央制御装置、214・・・・・・チヤ
ンネル、216・・・・・・補助記憶装置、218・・
・・・・データ転送装置。

Claims (1)

    【特許請求の範囲】
  1. 1 共通装置としての補助記憶装置、チャンネル以外の
    主記憶装置、中央制御装置の構成が2重化された2重化
    中央処理システムにおける診断方式において、1つの主
    記憶装置および中央制御装置を含むアクティブ状態にあ
    る系の中央処理システムが障害の発生によつてシステム
    ダウンした場合、中央処理システム共通のデータ転送装
    置が該系の主記憶装置により記憶内容を読み出し、該系
    の中央制御装置を介することなく直接チャンネルを介し
    て補助記憶装置に転送記憶させた後、上記障害の発生に
    よつてスタンドバイ状態よりアクティブ状態に切替えさ
    れた1つの主記憶装置および中央制御装置を含む他の系
    の中央処理システムが、上記補助記憶装置より上記記憶
    内容を読み出して上記障害の原因を診断することを特徴
    とする2重化中央処理システムにおける障害診断方式。
JP53015907A 1978-02-16 1978-02-16 2重化中央処理システムにおける障害診断方式 Expired JPS5949619B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53015907A JPS5949619B2 (ja) 1978-02-16 1978-02-16 2重化中央処理システムにおける障害診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53015907A JPS5949619B2 (ja) 1978-02-16 1978-02-16 2重化中央処理システムにおける障害診断方式

Publications (2)

Publication Number Publication Date
JPS54109738A JPS54109738A (en) 1979-08-28
JPS5949619B2 true JPS5949619B2 (ja) 1984-12-04

Family

ID=11901835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53015907A Expired JPS5949619B2 (ja) 1978-02-16 1978-02-16 2重化中央処理システムにおける障害診断方式

Country Status (1)

Country Link
JP (1) JPS5949619B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111865A (en) * 1980-02-08 1981-09-03 Toshiba Corp Paper supplying device of recorder or the like
JPS60246453A (ja) * 1984-05-21 1985-12-06 Fuji Electric Co Ltd 制御装置の故障診断方式
JPS61258796A (ja) * 1985-05-14 1986-11-17 沖電気工業株式会社 振込依頼記録通帳および振込取引処理方法
JPH0827734B2 (ja) * 1987-04-21 1996-03-21 富士通株式会社 マルチプロセツサシステムにおける異常発生時のデ−タ収集方式

Also Published As

Publication number Publication date
JPS54109738A (en) 1979-08-28

Similar Documents

Publication Publication Date Title
JP2996440B2 (ja) データ処理システムの診断方式
US4025767A (en) Testing system for a data processing unit
JPS5949619B2 (ja) 2重化中央処理システムにおける障害診断方式
KR950012495B1 (ko) 메모리 진단장치 및 방법
SU1734251A1 (ru) Двухканальна резервированна вычислительна система
US4327409A (en) Control system for input/output apparatus
SU783795A2 (ru) Процессор
JPS5844523A (ja) インタ−フエイスアダプタ装置
JPS6027054B2 (ja) 入出力制御方式
JPS5918741B2 (ja) 自動診断方式
SU1390614A1 (ru) Могистральный приемо-передатчик
JPS634210B2 (ja)
SU1141452A2 (ru) Оперативное запоминающее устройство типа 2 @ с обнаружением и исправлением ошибок
JPS6321933B2 (ja)
JP3169488B2 (ja) 通信制御装置
JPS5847465Y2 (ja) エラ−検出保持装置
JPS5917465B2 (ja) チエツク装置
JPS60101649A (ja) 電子計算機の診断装置
JPS6130297B2 (ja)
JPH01156834A (ja) チェック回路の診断装置
JPS59160898A (ja) 記憶装置の故障診断装置
JPS59225460A (ja) マイクロプロセツサ
JPS6367646A (ja) 障害箇所切離し機能付情報処理システム
JPS59116998A (ja) 主記憶装置の障害検知方式
JPH0813064B2 (ja) 緊急制御回路