JPS60246453A - 制御装置の故障診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、計算機システムの１つの構成要素である１
１０機器を始めとして各種の周辺機器を計算機の制御の
もとで制御する周辺機器制御装置の故障診断方式に関し
、特に、デュアルポートメモリを有するＩ１０制御装置
等の故障診断をする場合において、特別に、故１１ｆｔ
診断用にコネクタ等を設けることなく、また、ビープ回
路等を用いずに済むような故障診断方式に係る。

〔従来技術とその問題点〕

従来、Ｉ１０制御装置が故障した場合の故障診断方式と
しては、Ｉ１０制御装置のマイクロプロセッサ（制御プ
ロセッサとして）のバスにメンテナンスパネルを接続し
てその故障診断を行うものとか、メインのプロセッサ（
以下、メインプロセッサ）側のシステムバスからマイク
ロプロセッサ側のバスをのぞき込むビープ回路等を設け
て、メインプロセッサにより故障診断をするものとかが
ある。

ところで、この明細書において、故障とは、異密状態も
含む概念として使用し、異常が発生した場合にも故障の
一態様として取り扱う。

第１図は、Ｉ１０制御装置を中心をした計算機システム
のブロック図であり、第２図は、メンテナンスパネルを
接続してその故障診断を行う従来の方式のブロック図で
あり、第３図は、ビープ回路等を用いる場合の従来の方
式のブロック図である。なお、これら図において、同一
のものは、同一の符号をもって示す。

第１図において、１は、計算機システムのメインプロセ
ッサであり、共通メモリ２、そしてＩ１０制御装置（以
下、Ｉ１０コントローラ）２１゜２２とがシステムバス
３を介してそれぞれ接続されている。なお、メインプロ
セッサ１は、複数個接続されることもある。

３１．３２は、プリンタ、キーボード５デイスプレイな
どの各種の入出力機器（以下、ｌ１０）である。

ここで、Ｉ１０コントローラ２１及び２２は、同様な構
成を有していて、Ｉ１０コントローラ２２は、その内部
を省略しである。これら１１０コントローラ２１及び２
２は、それぞれメインプロセッサ１からの指令により、
ｌ１０３１又は３２と共通メモリ２との間で所定のデー
タの転送処理を行う装置である。このようなデータ転送
処理に対しては、種々のＩｌｏに対して種々のＩ１０コ
ントローラが用意されているのが普通である。

ここに、Ｉ１０コントローラ２１の構成としては、制御
プロセッサの役割を果たすマイクロプロセッサ１１と、
所定の制御プログラムを記憶したＲＯＭ１２、システム
バス３とＩ１０コントローラ２１内のマイクロプロセッ
サ１１のプロセッサバス１８との間でデータ転送をする
ための第１のデータ転送チャネル１３、システムバス３
とプロセッサバス１８との双方に接続され、メインプロ
セッサ１及びこのマイクロプロセッサ１１の双方からア
クセス可能なデュアルポートメモリ１４゜ＤＭＡコント
ローラ１５．バッファメモリ１６゜プロセッサバス１８
と１１０３１との間の第２のデータ転送チャネル１７．
そして、マイクロプロセッサ１１とＤＭＡコントローラ
１５との間のプロセッサバス１８の使用権を調整するた
めの制御線１９等とから構成されている。

ここで、その動作を簡単に説明すると、マイクロプロセ
ッサ１１は、デュアルポートメモリ１４を介してメイン
プロセッサ１の指令情報を受取り、ＤＭＡコントローラ
１５を起動する。

ＤＭＡコントローラ１５は、起動されると、第１のデー
タ転送チャネル１３と第２のデータ転送チャネル１７と
を制御して、共通メモリ２とｌ１０３１との間でのデー
タ転送処理を実行する。そして、所定のデータ転送が終
了すると、マイクロプロセッサ１は、デュアルポートメ
モリ１４を介してメインプロセンサ１に処理の終了を通
知する。

このようなＩ１０コントローラ２１に故障が発生した場
合には、その１つの方法として、第２図に示すごとくメ
ンテナンスパネル４を接続してその故障診断をすること
が行われる。

第２図に見るごとく、メンテナンスパネル４は、故障時
において、コネクタ５を介してケーブル６にてプロセッ
サバス１８に接続され、メンテナンスパネル４からプロ
セッサバス１８を介してバッファメモリ１６や各種のレ
ジスタをアクセスして、故障の原因を知るデータを得る
というものである。

しかし、このような方法では、Ｉ１０コントローラ２１
にｌ１０３１等を接続するためのコネクタを、場合によ
っては、複数個設けておく必要があるため、メンテナン
スパネル４を接続するためのコネクタを実装できないと
いう問題が生じる。

また、メンテナンスパネル４は、通常、プロセッサバス
１８に接続されて使用されるが、プロセッサバス１８を
使用するマスターがマイクロプロセッサ１１とＤＭＡコ
ントローラ１５の２つだけの場合には、その優先制御の
ための制御ＩＪ１１９（ハードウェア）は、もともとマ
イクロプロセッサ１１とＤＭＡコントローラ１５に対し
て用意されており、はとんど必要がないが、メンテナン
スパネル４が接続されて、プロセンサバス１８に対する
マスターが３つになると、そのための優先制御回路が必
要となるという欠点がある。

しかも、プロセッサバス１８にコネクタを接続して、外
部に出しておくことは、外部ノイズの影響を受け易くな
る。

そこで、このような欠点を回避するために、第３図に見
るごとく、ビープ回路を設ける方法がある。

第３図の５１は、システムバス３からマイクロプロセッ
サ１１側のプロセッサバス１８をのぞき込むビープ回路
であり、５２は、メモリプロテクト回路である。この場
合、マイクロプロセッサ１１とメインプロセッサ１との
通信領域は、バッファメモリ１６の一部が使用される。

ここで、メモリプロテクト回路５２は、Ｉ１０コントロ
ーラ２１が正常に動作しているときには、バッファメモ
リ１６のメインプロセッサ１との通信領域だけをシステ
ムバス３を介してメインプロセッサ１によりアクセスで
きるようにし、その他の領域は、アクセスできないよう
にする、いわゆるメモリのプロテクトをする。このよう
にすることにより、システムバス３を介して１／○コン
トローラ２１の内部メモリ等（パフフッメモリ１６等）
が書き換えられることを防止するものである。

一方、Ｉ１０コントローラ２１が故障した場合には、こ
のようなメモリプロテクト回路５２のプロテクトは外さ
れて、システムバス３を介して、メインプロセッサ１が
■／○コントローラ２１の内部メモリ等をアクセスする
ことができるものとなる。

この方法は、Ｉ１０コントローラ２１の故障をオンライ
ンで行えるという利点はあるが、プロセッサバス１８の
優先制御回路やシステムバス３とプロセッサバス１８と
の間のアドレスとかコマンドの変換回路、さらには、メ
モリプロテクト回路などが必要となるというハード回路
が増加する欠点がある。

しかも、メインプロセッサ１との通信領域以外の領域に
もメインプロセッサがシステムバス３を介してＩ１０コ
ントローラ２１側に対してアクセスできて、Ｉ１０コン
トローラが正常動作中は、システムバス３側からアクセ
スしないアドレスを割り当てておく必要がある。その結
果、Ｉ１０コントローラの接続台数が増えるとメインプ
ロセッサ１のメインメモリの記憶領域を狭くしなければ
ならないという問題が生じる。

（発明の目的〕 この発明は、このような従来技術の問題及び欠点にかん
がみてなされたものであって、このような従来術の問題
及び欠点を解決するとともに、デュアルポートメモリを
有するＩｌｏ等の制御装置の故障診断をする場合におい
て、故障診断用のコネクタ等を特別に設けることなく、
また、ビープ回路等を用いずに済み、システムバスのア
ドレス空間の割り当てを通常アクセスしない領域に割り
当てるようなこともなしにその故障の診断ができるよう
な制御装置の故ｌｌ！診断方式を提供することを目的と
する。

〔発明の要点〕

この発明は、例えばＩ１０コントローラの故障の際、そ
の内蔵プロセッサが全く動作しなくなるような故障がほ
とんどないことに着目して、内蔵プロセッサの処理をご
く簡単な故障時の処理プログラムのみを実行するような
状態まで縮退させ、誤動作の要因を少なくした上で、故
障時の処理プログラムによりメインプロセッサ側からア
クセスできないＩ’１０コントローラのメモリやレジス
タ等の内容をデュアルポートメモリに転送させることに
より、メインプロセッサ側に転送して、故障原因を知る
というものであって、デュアルポートメモリ等を有する
Ｉｌｏ等の制御装置の故障時に、制御装置に内蔵されて
いるプロセッサの機能をデュアルポートメモリとの情報
交換の処理にまで縮退させて、通常はシステムバスより
リードできない制御装置側の内蔵メモリの情報をデュア
ルポートメモリ経由で読出すというものである。

しかして、前記のような目的を達成するためのこの発明
の制御装置の故障診断方式の特徴は、メインプロセッサ
のシステムバスと周辺Ｉ８器等の制御をする制御装置に
おける制御プロセッサのバスとの双方に接続されメイン
プロセンサ及びこの制御プロセッサの双方からアクセス
可能なデュアルボートメモリを有する計算機システムに
おいて、前記制御プロセッサは、制御装置の故障時にデ
ュアルポートメモリを介してメインプロセッサとデータ
交換を行うものであって、所定のデータをメインプロセ
ッサ側に転送して故障診断を行うというものである。

〔発明の実施例〕

以下、この発明の一実施例について図面を用いて詳細に
説明する。

第４図は、この発明を適用した計算機システムのブロッ
ク図である。なお、第１図に示すものと同一のものは１
．同一の符号で示す。

２３は、Ｉ１０コントローラであって、マイクロプロセ
ッサ１０を備えている。このマイクロプロセッサ１０は
、リセットスイッチＳｌ　とモード設定スイッチＳ２、
そして、割込み阻止設定スイッチＳ３が接続され、これ
らの信号に応答して所定の処理を実行する。

ここで、リセットスイッチＳｌは、マイクロプロセッサ
内蔵の、Ｉ１０コントローラでは、はとんど必要とされ
るものであって、マイクロプロセッサ１０の制御状態を
初期状態に設定するもので、この投入信号がマイクロプ
ロセッサ１０に入力されると、例えばマイクロプロセッ
サ１０の処理プログラムは、自動的に零番地から再スタ
ートする。

モード設定スイッチＳ２が投入されると、この投入信号
によりマイクロプロセッサ１０は、故障診断処理として
縮退モードに入る。そして、割込み阻止設定スイッチＳ
３が投入されると、ノンマスカブルな割込みを禁止する
。なお、この割込み阻止設定スイッチＳ３は、モード設
定スイッチ８２投入に応じて自動的に設定されるように
して、このスイッチを省略してもよく、また、後述する
ごとく、特別に設けた場合、独立に動作させてもよい。

次に、動作について説明する。

さて、メインプロセッサ１の処理をＩ１０コントローラ
の故障診断処理に設定して、リセットスイッチＳｌ、モ
ード設定スイッチＳ２．割込み阻止設定スイッチＳ３が
それぞれ投入されると、マイクロプロセッサ１０は、デ
ュアルポートメモリ１４の所定の領域を参照して、メイ
ンプロセッサ１からの指令情報を受けて、この指令情報
に応じた処理として、例えば、パンツアメモリ１６．レ
ジスタ又はフリップフロップ等に記憶された所定の情報
を読出して、デュアルポートメモリ１４の所定の領域に
セントする。

メインプロセッサ１は、デュアルポートメモリＩ４の所
定の領域に目的の情報がセントされると、この情報を読
み取り、所定の故障診断に関する処理をする。

このようにして、デュアルポートメモリ１４を介してメ
インプロセッサ１が所定の故障診断情報を得て、故障診
断処理がなされる。そして、必要な情報は、ディスプレ
イ　（図示せず）とかプリンタ（図示せず）に表示され
又は出力されることになる。

第５図は、この発明を通用した計算機システムにおける
Ｉ１０コントローラのマイクロプロセッサ部分の具体的
なブロック図である。なお、第４図に示すものと同一の
ものは、同一の符号で示す。

第５図の例では、比較的晋及度の高い８ビツトマイクロ
プロセツサである８０８５を例に採ったものである。

第５図において、Ｒ１，Ｒ２は、リセットスイッチＳ１
及びモード設定スイッチＳ２に対するプルアンプ抵抗、
Ｒ３は、割込み阻止設定スイッチＳ３に対するプルアッ
プ抵抗である。

なお、マイクロプロセッサ１０は、この８０８５のマイ
クロプロセッサ２０に限定されるものでないことはもち
ろんである。

図に見るごとく、マイクロプロセッサ２０　（８０８５
）のＲ３Ｔ・ＩＮ端子には、リセットスイッチ３１の一
端が接続され、その他端がアースされている。一方、モ
ード設定スイッチＳ２は、連動スイッチが用いられ、そ
の第１のスイッチＳ２ａは、メータ接点で、第２のスイ
ッチＳ２ｂは、ブレーク接点である。ここで、第１のス
イッチＳｚａの一端は、マイクロプロセンサ２０の５Ｉ
Ｄ（シリアル・インプット・データ）端子に接続され、
その他端がアースされていて、第２のスイッチＳ２５は
、Ｒ３Ｔ−ＯＵＴに接続されていて、その他端は、リセ
ット信号を必要とする回路側に接続されている。

また、割込み阻止設定スイッチＳ３は、マイクロプロセ
ッサ２０のマスク不可能な端子であるＴＲＡＰ端子に接
続され、その他端は、所定の回路の割込みを発生する端
子に接続されている。

次に、動作について説明すると、Ｉ１０コントローラ２
３が故障したときに、まず、リセットスイッチ３１を一
度閉じ、その後間とする。マイクロプロセッサ２０は、
この信号を受けて、その処理が零番地から記憶されたプ
ログラムに従ってなされる。

なお、このとき同時に、割込み阻止設定スイッチＳ３が
投入されて、マスク不可能な割込みが禁止されるととも
に、この零番地から始まるプログラムにより、マスク可
能な割込みは、すべて禁止される。

モード設定スイッチＳ２が投入されると、第１のスイッ
チＳｚａが閉となり、第２のスイッチＳ２ｂが開となる
。その結果、マイクロプロセッサ２０のＳＩＤ端子は、
０〔ｖ〕となり、ここではこの端子の状態を判定して、
縮退モードに入るか否かを決定することになる。すなわ
ち、これが０　（Ｖ）のときには、マイクロプロセッサ
２０がデュアルポートメモリ１４を介してメインプロセ
ッサ】との間でデータ転送を行う縮退モードに入る。

なお、この縮退モードに入ったときには、第２のスイッ
チＳｚｂが開となっているので、Ｉ１０コントローラ２
１の内部のレジスタやフリップフロップ等のりセント信
号が禁止されて、これらのレジスタやフリップフロップ
等の状態が故障時の状態に保たれる。その結果、故障時
の状態（情報）までがリセットされることを防止できる
。

一方、割込み阻止設定スイッチＳ３を投入してこれを開
とすることによって、マスクできない割込みを禁止でき
る。例えば、プログラム実行中にパンツアメモリ１６等
から読出したデータにパリティエラーなどが検出され、
ノンマスカブルな割込みが発生したときにはこれを無視
してプログラムを実行することができる。一方、割込み
阻止設定スイッチＳ３を投入しなければ、閉のままでノ
ンマスカブルな割込みを受け付けることができる。

第６図は、故障時の処理として縮退モードにおけるデュ
アルポートメモリ１４における内部情報の記憶状態を示
す具体例であり、第７図は、プロセッサバス１８のアド
レス空間における零番地より格納されるプログラムの処
理の流れ図であって、ここでは、例えば故障時の処理プ
ログラムがＲＯＭ１２に格納されているものとする。

ここで、デュアルポートメモリ１４は、例えば４バイト
が使用され、今仮に、システムバス３のアドレス空間に
対してはその先頭番地をαとし、プロセンサバス１８の
アドレス空間に対してはその先頭番地をβとする。この
αとβの番地の対応は、ハード的に決定されるので、第
７図のプログラムでは、βの番地をどこにするかを決め
ればよいものである。

次に、第６図、第７図に従って第５図の具体例における
データ転送の動作について説明する。

＋１１メインプロセツサ１がシステムバス３を介して第
６図のα十〇番地とα＋１番地に読出したいプロセッサ
バス１８のアドレス空間のうちの１つのアドレス（ＡＤ
ＲＨ−ＡＤＲＬ）をそれぞれライトする。そして、α＋
２番地のフラグピント　（ピント７）をリセットする。

（２）第５図のモード設定スイッチＳ２を投入し、リセ
ットスイッチＳ１を投入して、もとに戻して一旦閉とし
後に開とする。

（３）リセットスイッチＳ１が投入されたことにより起
動された、この故障時の処理プログラムは、第７図に見
るごとく、そのステップ■でまずＳＩＤ端子の情報を判
定して、これが“０”か否か、すなわち、０〔ｖ〕か否
かを判定する。この判定の結果ＹＥＳとなると、ステッ
プ■に移り、ステップ■で第６図に示すデュアルポート
メモリ１４のアドレスβ＋０番地とβ＋１番地に記憶さ
れた上位、下位のアドレス情報（ＡＤＲＨ，ＡＤＲＬ）
を読み取る。そして、上位アドレスＡＤＲＨと下位アド
レスＡＤＲＬで示されるアドレスをアクセスしてそこに
記憶されている情報をリードし、デュアルポートメモリ
１４のβ＋３番地へリードしたデータをライトする。な
お、ＡＤＲＨ−ＡＤＲＬの２バイトでマイクロプロセッ
サ２０は、１６ビツトで割り当てられるアドレス空間（
６４ｋＢ）の１つのアドレスを指定するものである。

（４）次のステップ■において、第６図に見るデュアル
ポートメモリ１４のβ＋２番地のフラグビット（ビット
７）を“１”にセントする（このことによりその処理の
終了を示す）。そして次のステップ■でこのフラグがリ
セットされたか否かを監視する判定ループに入り、これ
がリセットされた時点でステップ■へと戻る。

＋５）　−方、メインプロセッサｌは、システムバス３
を介してα＋２番地をリードして、フラグ（ピント７）
が“１”であれば、第７図のプログラムが実行されたも
のとみなして、α＋３番地のデータをリードする。

以下、メインプロセッサ１よりシステムバス３を介して
、ＡＤＲＨ−ＡＤＲＬの値を変えて同様な処理をする。

そして、ＴＩ）から（５）の手順をくり返して行うこと
によりマイクロプロセッサ２０は、故障したときのレジ
スタ、フリップフロップ、バッファメモリ１６等の情報
をメインプロセッサ１側に転送する。

ところで、第５ＦＩＩＪの割込み阻止設定スイ・７チＳ
３が投入されているときには、第７図のプログラム実行
中にパリティエラーが検出されて（例えばバッファメモ
リ１６等から読出したデータに対してパリティ発生器で
作成したパリティ信号がデータ書込みの際に作成したパ
リティと相違するとき等にこのパリティエラーが検出さ
れる）、ノンマスカブルな割込みが発生することになる
が、これが割込み阻止設定スイッチＳ３により阻止され
て、プログラムはそのまま実行されることになる。

ところで、最初は、この割込み阻止設定スイッチＳ３を
投入せずに閉状態とし、リセットスイッチＳｌのみ投入
して、マイクロプロセッサ２０を動作させるとすると、
ノンマスカブルな割込みを受け付けられる。そこで、も
し、前記のような割込みが発生して、この故障時の転送
処理プログラムが正常に実行されなければ、第６図に見
る実行終了を示すフラグがデュアルポートメモリ１４の
β＋２番地にセットされなくなるので、その異常状態を
知ることができる。

次に、この割込み阻止設定スイッチＳ３を投入して開状
態とし、リセットスイッチＳｌを投入してマイクロプロ
セッサ２０を動作させると、ここで前記実行終了を示す
フラグがセフ）されれば、ノンマスカブルな割込みが発
生していることが分かる。なお、通常、ノンマスカブル
な割込みには、前記のようなパリティエラーに限らず、
Ｉ１０コントローラ内で発生する重故障信号などに対し
て割り当てられるので、この場合に、そのような故障を
示す信号が発生しているものと判断できる。

もし、割込み阻止設定スイッチＳ３を投入し、開状態に
しても実行終了を示すフラグがセントされないならば、
マイクロプロセッサ２０が全く動作しないか、マイクロ
プロセッサ２０からプロセッサバス１８を介してデュア
ルポートメモリ１４にライトできない状態にあるかどち
らかであることが分かる。

このように、この割込み阻止設定スイッチＳ３を選択的
に投入することにより、Ｉ１０コントローラの故障状態
を判別することができる。

第８図は、この発明を適用した計算機システムのＩ１０
コントローラのマイクロプロセッサ部分の他の具体例の
ブロック図であって、第５図におけるリセットスイッチ
Ｓｌ、モード設定スイッチＳ２．割込み阻止設定スイッ
チＳ３をレジスタで制御できる回路とし、メインプロセ
ンサ１からシステムバス３を介して制御できるようにし
たものである。

すなわち、レジスタ４０は、システムバス３のアドレス
空間のあるアドレスが割当てられていて、所定のデータ
がセントされることにより、マイクロプロセッサ２０の
Ｒ３Ｔ−ＩＮに″Ｏ″信号を入力して、リセット信号を
発生し、また、フリソブフロソプ等からなる選択回路４
１に所定の信号を送出して、ＳＩＤ端子に“０″信号を
入力しかつＲ３Ｔ・ＯＵＴ端子を高インピーダンス側に
切り換える。そして、ＴＲＡＰ端子を割込み信号入力側
か若しくは高インピーダンス側に選択してセットするも
のである。

この第８図に示す具体例によれば、メインプロセッサ１
からのオンラインによる故障診断が可能となる。

第９図は、この発明を適用した計算機システムのＩ１０
コントローラのマイクロプロセッサ部分のさらに他の具
体例のブロック図であって、！＠４図の具体例にＩ１０
コントローラ２１のＲＯＭ１２やデュアルポートメモリ
１４（ＲＡＭ）に対するアクセス信号をデュアルポート
メモリ１４とＲＯＭ１２との選択信号に切り換える切り
換え回路４３を追加したものであって、これに応じて、
その切り換えの制御をする信号もセット可能なレジスタ
４２を設けている。

なお、４４は、マイクロプロセッサ２０からＲＯＭ１２
やデュアルポートメモリ１４　（ＲＡＭ）がアクセスさ
れた場合のデコーダである。そして、これらが選択され
たときには、レジスタ４２にセントされた信号に応じ、
前記切り換え回路４３が切り換えられて、前記アドレス
信号をデコードした信号がデュアルポートメモリ１６と
ＲＯＭ１２の選択信号となる。

さて、第５図、第８図に示した具体例では、第７図に示
したプログラムをＲＯＭ１２に格納しているが、この＠
９図の具体例では、切り換え回路４３によりＲＯＭＪ２
の選択信号をデュアルポートメモリ１４の選択信号に切
り換えることができる。その結果、デュアルポートメモ
リ１４をプロセッサバス１８のアドレスの零番地より割
付ければ、前記故障時の処理プログラムをデュアルポー
トメモリ１４におくことができる。したがって、Ｉ１０
コントローラの故障診断時にＲＯＭ１２をアクセスする
必要がないので、前記第５図や第８図の具体例よりも誤
動作の危険性が少なくなる。

以上説明してきたが、第５図以降に示した具体例では、
マイクロプロセッサ８０８５を例としているが、この発
明は、８０８５に限定されるものではなく、８０８５の
Ｒ３Ｔ−ＩＮ、］ｒＤ、Ｒ３Ｔ・ＯＵＴ、ＴＲＡＰの各
端子に対応する端子を有するマイクロプロセッサではこ
のような端子を使用することにより同様な回路をもって
実現できるばかりでなく、このような端子がなくとも、
デュアルポートメモリに所定に指令情報をメインプロセ
ッサ１側から転送して、これをＩ１０コントローラのマ
イクロプロセッサ側で解読して、同様な状態となるステ
ータスに移行するようにすれば同様なことが実現できる
。

また、デュアルポートメモリを介して行うメインプロセ
ッサとＩ１０コントローラのマイクロプロセッサとのデ
ータ転送は、バイト転送を例にしているが、これはブロ
ック転送であってもよく、また、バイト転送の場合でも
１バイトごとの処理ではなく、メインプロセッサから転
送先頭番地とバイト長若しくは最終番地を指定してこの
ようなデータの転送を行ってもよい。

さらに、この発明にあっては、Ｉ１０コントローラの処
理装置としてマイクロプロセッサを用いているが、これ
はマイクロプロセッサに限定されるものではなく、また
、このようなＩ１０コントローラの制御装置に限定され
ず、Ｉ１０コントローラを始めとして、各種の、いわゆ
る周辺機器の制御装置に適用できることはもちろんであ
る。

〔発明の効果〕

以上説明から理解できるように、この発明は、Ｉ１０コ
ントローラ等の周辺機器の制御装置の故障時に、そのプ
ロセッサの機能を縮退させて、デュアルポートメモリに
メモリやレジスタ等の内容を転送するだけの機能として
処理するようにしているので、メインプロセッサ側では
、このデュアルポートメモリを介して所定の情報を得る
ことができる。

その結果、故ｌｉｔ断用のコネクタ等を特別に設けるこ
となく、また、ビープ回路等を用いずに済み、システム
バスのアドレス空間の割り当てを通常アクセスしない領
域に割り当てようなこともなく、その故障の診断ができ
ることになる。

したがって、ハードウェアの増加は少なくて済み、故障
診断の処理がし易いものとなる。

【図面の簡単な説明】

第１図は、Ｉ１０制御装置を中心をした計算機システム
のブロック図であり、第２図は、メンテナンスパネルを
接続してその故［６断を行う従来の方式のブロック図、
第３図は、ビープ回路等を用いる場合の従来の方式のブ
ロック図、第４図は、この発明を適用した計算機システ
ムのブロック図、第５図は、この発明を適用した計算機
システムにおけるＩ１０コントローラのマイクロプロセ
ッサ部分の具体的なブロック図、第６図は、故障時の処
理として縮退モードにおけるデュアルポートメモリにお
ける内部情報の記憶状態を示す具体例の説明図、第７図
は、プロセッサバスのアドレス空間における零番地より
格納されるプログラムの処理の流れ図、第８図は、この
発明を通用した計算機システムのＩ１０コントローラの
マイクロプロセッサ部分の他の具体例のブロック図、第
９図は、この発明を適用した計算機システムのＩ１０コ
ントローラのマイクロプロセッサ部分のさらに他の具体
例のブロック図である。 １　・・・メインプロセッサ、２−　共通メモリ。 ３　・−・システムバス、１０，１１．２０　・マイク
ロプロセッサ、１２−・ＲＯＭ。 １３−　第１のデータ転送チャネル。 １４−・“デュアルポートメモリ、１５−ＤＭＡコント
ローラ、１６〜・・−バッファメモリ。 １７　・・・第２のデータ転送チャネル。 ２１．２２　−・・　Ｉ１０コントローラ。 ３１．３１−一人出力機器、３１　−・−リセントスイ
ッチ、Ｓｚ　−−−モード設定スイッチ。 Ｓ３−・割込み阻止設定スイッチ。 特許出願人　富士電機製造株式会社 富士ファコム制御株式会社 代理人　弁理士　森　哲也 弁理士　内部　嘉昭 弁理士　清水　正 弁理士　掘出　信是 第３図 第４図 第５図 ０ 第６図 第７図

Claims (2)

【特許請求の範囲】
1. （１）メインプロセッサのシステムバスと周辺機器等の
   制御をする制御装置における制御プロセッサノハスとの
   双方に接続され前記メインプロセッサ及びこの制御プロ
   セッサの双方からアクセス可能なデュアルポートメモリ
   を有する計算機システムにおいて、前記制御プロセッサ
   は、前記制御装置の故障時に前記デュアルポートメモリ
   を介して前記メインプロセッサとデータ交換を行うもの
   であって、所定のデータを前記メインプロセッサ側に転
   送して故ｗｉ診断をすることを特徴とする制御装置の故
   障診断方式。
2. （２）制御プロセッサは、メインプロセッサからの指令
   情報をデュアルポートメモリから受けて、所定のデータ
   を前記デュアルポートメモリに転送することを特徴とす
   る特許請求の範囲第１項記載の制御装置の故障診断方式
   。