SU1035596A2 - Устройство дл сопр жени двух вычислительных машин - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ : ДВУХ « ЧИСЛИТЕЛЬНЫХ МАШИН по авт. св. 955019, отличающеес  тем, что, с целью повышени  надежности, в устройство введены одиннадцатый и двенадцатый блоки элементов И, третий блок элементов, Или и четверта  схема сравнени , причем первый и второй вкоды четвертой схемы сравнени  соединены соответственно с выходами первого и второго счетчиков сбоев, а первый и второй выходы - соответственно с первыми входами одиннадцатого и двенс(дцатого блоков элементов И, вторые входа которых соединены соответственно с первым и вторым вхо.п дами разрешени  устройства, а выходы - соответственно с первым и вторым входами третьего блока элементов ИЛИ, выход которого  вл етс  управл ющим выходом устройства . (Л С

Description

со ел

СП

d:

Изобретение относитс  к вычислительной технике, и может быть использовано дл  сопр жени  двух ЭВМ в вычислительных системах.

По основному авт. св. № 955019 известно устройство, содержащее первый и второй блоки элементов И, первыми и вторыми входами подключенные соответственно к первым и вторым управл ющим и разрешающим входам устройства, а выходами - соответственно к первым и вторым входам первой схемы сравнени , третий и четвертый блоки элементов И, первые;входы которых соединены соответственно с адресными входами устройства, вторые входы - соответственно с первым и вторым выходами первого дешифратора, а выходы - соответственно с первым и вторым входами первого блока элементов ИЛИ, выходом подключенного к адресному входу оперативной пам ти, выход которой соединен с информационными входами п того и шестого блоков элементов И, вторые управл нлцие входы и выходы которых соединены соответственно с первыми и вторыми входами считывани  устройства и информационными выходами устройства, а первые управл ющие входы - соответственно с выходами первого и второго элементов Jm. первыми входами соединенных соответственно с первым и вторым входами запроса устройства, а вторыми входами - соответственно с вторым и первым выходами перво .го дешифратора, первый и второй вхды которого подключены соответственно к первому и.второму входам запроса устройства, а первый и второй Выходы - соответственно к вторым управл кадим входам седьмого и восьмого блоков элементов И, информационные и первые управл ющие входы которых соединены соответственно с первыми и вторыми информационными входами и входами записи устройства, а выходы - соответственно с первым и вторым входами второго блока элементов ИЛИ, выходом подключенного к информационному входу оперативной пам ти, первый выход первой схемы сравнени  соединен с первыми входами элемента И, триггера наличи  сбо  и второго дешифратора, а второй выход с первым входом элемента ИЛИ, вторым входом подключенного к инверсному выходу триггера режима работы а выходом - к выходу режима устройства , вход триггера режима работы соединен р входом режима устройств а пр мой выход - с вторым входом элемента И, выход которого  вл етс выходом прерывани  устройства, первые и вторые входы дев того- и дес того блоков элементов И соединены соответственно с первым и вторым входами разрешени  устройства И первыми входами в.торой и третьей схемы сравнени , выходом триггера :наличи : сбо  и третьими входами второй и третьей схем сравнени , а выходы - соответственно через первый и второй регистры с вторыми входами второй и третьей схем сравнени , выходы которых подключены соответственно к второму и третьему входам второгодешифратора и через первый и второй счетчики сбоев к первому и второму выходам отказа устройства, выход второго дешифратора  вл етс  выходом сигнала сбой устройства Ij

Недостаток этого устройства состоит в низкой надежности двухмашинной системы, так как она не обеспечивает возможность .подключени  к выходу вычислительной системы выхода наиболее надежно функционирующей вычислительной машины, т.е. той, котора  претерпела наименьшее число сбоев. В известном устройстве такое подключение осуществл етс  произвольным образом без учета информации о происшедших сбо х .

ЦелыГ изобретени  - повышение надежности функционировани  двухМсшшнной вычислительной системы за счет подключени  к выходу сие- , темы выхода той вычислительной машины, котора  к данному моменту времени претерпела минимальное число сбоев.

Поставленна  цель достигаетс  тем, что в устройство введены одиннадцатый и двенадцатый блоки элементов И, третий блок элементов ИЛИ и четверта  схема сравнени , причем первый и второй входы четвертой схемы сравнени  соединены соответственно с выходами первого и второго счетчиков сбоев, а первый и второй выходы - соответственно с первыми входами одиннадцатого и двенадцатого блоков элементов И, вторые входы которых соединены соответственно с первым и вторым входами разрешени  устройства, а выходы - соответственно с первым и вторым входами третьего блока элементов ИЛИ, выход которого  вл етс  управл ющим выходом устройства. I

На ,чертеже представлена блоксхема предлагаемого устройства.

Кажда  из электронных вычислительных машин (ЭВМ) 1-f и 1. содержит блок 2 управлени , блок 3 обработки прерываний, блок 4 регистров в составе регистров 5 общего назначени , регистра б адреса обращений, триггера 7 наличи  запроса , информационного регистра 8 и триггера 9 записи-считывани , бло

10дополнительных регистров общего назначени , блоки элементов И

11и 12 (другие блоки ЭВМ, не иллюстрирующие работу -предлагаемого устройства у не показаны, индексы при номерах позиций соответствуют номеру ЭВМ ,

Устройство содержит первый, второй , дев тый и дес тый блоки элеменг тов и 13 , 132, IV и 142, первый и второй регистры 15 и 15а, вторую и третью схемл le-i и 1б2 сравнени , первый и второй счетчики 17 и 17г сбоев , третий 18 и четвертый 18а блоки элементов И, элементы И-НЕ 19 и 19 j./ седьмой 20, восьмой 20, п тый 21 и шестой 21 г блоки элеме нтов И, первую схему 22 сравнени , элемент ИЛИ 23, триггер 24 режима работы, элемент И 25, триггер 26 наличи  сбо , первый блок 27 элементов ИЛИ, первый дешифратор 28, второй блок 29 элементов ИЛИ, оперативную пам ть ДОП) 30, второй дешифратор 31 , третью схему 32 сравнени , одиннадцатый 33-) и двенадцатый блоки элементов И, третий блок 34 элементов ИЛИ, управл ющий выход 35, выход 36 сигнала сбо  устройства и вход 37 задани  режима работы устройства.

Особенностью ЭВМ 1 и Ij, система  вл етс  наличие в них блоков регистров 5 общего назначени , которые обеспечивают вместе с другии блоками выполнение основшлх крм.анд, характерных дл  современных ЭВМ, например, серии ЕС, команд типа регистр - регистр и регистр пам ть . При выполнении этих команд первый операнд находитс  на одном из регистров 5, на этом же регистре остаетс  результат вьлполИени  команды.

Устройство обеспечивает функционирование дуплексной вычислительной системы в двух основных режимах: в режиме повышенной надежное- ти, при котором обе ЭВМ решают одну и ту же программу, а результаты выполнени  команды сравниваютс , и в режиме повышенной производительности , при котором кажда  ЭВМ выполн ет отдельную программу иэ решаемого пакета заданий, в результате чего суммарна  производительность вычислительной системы увеличиваетс  вдвое.

Устройство работает следующим образом. .:

В режиме повышенной производительности устройство обеспечивает функционирование системы следующим образом.

В такой режим система переходит при переводе по входу 37 триггера 24 в нулевое состо ние с пульта управлени  системы или по сигналу автомата управлени  режимами работы дуплексной системы. При этом запрещаетс  прерывание работы ЭВМ по сигналам несравнени  в схеме 22 сравнени  и обеспечиваетс .автономна  работа ЭВМ, так как на

5 управл емьис входах блоков 12 и 12,z посто нно действует высокий потенциал , поступающий с нулевого выхода триггера 24 через элемент ИЛИ 23. При этом обеспечиваетс  равноправный доступ к РП 30 со стороны каждой ЭВМ.

При необходимости обращени  к рП 30 .в-ЭВМ 1 (Ij.) на регистре б-( (6) по вл етс  код адреса обраще5 нй  к ОП, а триггер 7 (7,) наличи  запроса перебрасываетс  в единичное состо ние. Высокий потенциал с единичного выхода, триггера 7. (7) поступает на вход дешифратора 28, на котором в этом случае

0

высокий потенциал генерируетс  только на первом (втором ) выходе, что обеспечивает подачу кода адреса обращени  с регистра 6-j б) через блок 18 (18j) и блок 27 на

адресный вход ОП 30. С по влением кода адреса обращени  начинаетс  цикл работы ОП 30, при ЭТ9М высокий потенциал с единичного выхода триггера 9 (Э.) при считывании информации поступает на вход .блока 21 {212), на другой/ вход которого подаетс  высокий потенциал с элемента И-НЕ 19 (19), на входы которого поступают низкие потенциалы с нулевого выхода триггера 7

(7) ЭВМ 1 (la), посылающей запрос к ОП, и с второго выхода дешифра .тора 28, Считанна  информаци  поступает на информационный регистр 8

Q (Bj, ) ЭВМ 1 (IT.) через блок 21 (212 При записи ийформации ЭВМ 1., (l) в ОП 30 содержимое информационного регистра 8 (82.) поступает через блок 20 (20,) и блок 29 на информационный вход ОП 30. При этом 4}а первый управл емый вход блока-20 (202.) подаетс  высокий потенциал с нулевого выхода триггера 9 (9), нулевое состо ние которого соответствует процедуре записи в ОП 30, а на

0 второй управл ющий вход подаетс  высокий потенциал с выхода дешифратора 28. После окончани  обращени  к ОП ЗХ) содержимое регистров б (6), 8v, (83), триггеров 7 (7)

5 и 9-f (92.) обнул етс .

Конфликтные ситуации, возникающие при одновременном по влении на входе дешифратора 28 запросов от обеих ЭВМ, разрешаютс  тем, что на выходе дешифратора 28 всегда возбуждаетс  только один выход, например первый, вследствие чего пе редача информации из ОП 30 в ЭВМ 1 или обратно блокируетс  низким потенциалом с второго выхода дешифратора 28,

В режиме повышенной надежности триггер 24 режима работы находитс  в единичном состо нии, и система . функционирует следующим образом.

После выполнени  каждой команды результат с одного из регистров 5 (52.), в котором записан результат .выполнени  команды, подаетс  через блок. 13J 12) на схему 22 сравнени . Сигнал сравнени  результатов выполнени  команды через элемент ИЛ 23 обеспечивает перезапись содержимого блоков основных регистров 5/1 (52.) через блоки 122 ( ) в бло 10 t (10/2.), и процесс выполнени  очередной команды программы продолжаетс . Сигнал несравнени  результатов в схеме 22 сравнени  чере открытый элемент И 25 подаетс  в блоки 3 и 3 2. обеих ЭВМ 1 и IT.. По этому сигналу блоки 2 к 2 обес печивают повторение выполнени  команды , при которой произошло несравнение результатов, путем выполнени  соответствуюшей микропрограммы повторного выполнени  команды.

Это происходит следующим образом .

Так как сигнал сравнени  с выхода схемы 22 сравнени  отсутствует , содержимое блоков 10 и 10 сохран етс  прежним, поэтому после подачи управл ющего сигнала блоками 2 и 2 на блоки Hi и 122. обеспечиваетс  перезапись содержимого блоков 10 (10) в регистры 5 (5) Така  перезапись обеспечивает возможность повторени  команды, при которой произошел сбой.. Oднoвpeмieнно с перезаписью содержимого блоков 10 ( в регистры. 5 (5) осуществл етс  подача импульса несравнени  с выхода схемы 22 сравнени  на входы триггера 26 наличи  сбо , который перебрасываетс , в единичное состо ние, после чего на блоки .14 114) подаетс  разрешающий сигнал, который обеспечивает перезапись результата из регистров 5 (5) в регистры 15,, (15/z). Одновременно содержимое регистра 5 (52. подаетс  на первые входы соответс - вутещих схем 16 (16) сравнени  , н другие входы которых подаетс  содержимое регистров 15. (15) с результатами предыдущего выполнени  команды и разрешающий высокий потенциал с выхода триггера 26, т.е. этот триггер обеспечивает запись информации в регистры 15.j и через блоки 14 и 14 с задержкой на врем  выполнени  одной команды.

Результаты сравнени  с выхода схемы 16 (162) сравнени  поступают на соответствующий вход дешифратора 31 и вход счетчика 17 dT-a) единичные сигналы переполнени  на выходах которых  вл ютс  сигналами отказа ЭВМ li (1.). После повтореНИН ранее сбившейс  команды может произойти сравнение или несравнение результатов в схеме 22 сравнени . В случае сравнени  результатов к содержимому счетчика 17 (если сбой произошел в ЭВМ 1) или .к содержимому счетчика 17,j (если сбой произошел в ЭВМ 1) прибавл етс  единица. На вход триггера 26 поступает единичный сигнал, который перебрасывает его в нулевое состо ние, и вычислительный процесс в дуплексной системе продолжаетс .

В случае повторного несравнени  результатов к содержимому счетчиков 17 или П сбоев также прибавл етс  единица. Полученные значени  результатов выполнени команды через блоки 14f и. 144 переписываютс  на регистры 15 и 15, а триггер 26 находитс  )вновь в елиничном состо нии, обеспечива  последующую работу схем 16 и 16,i. сравнени . КЕюме того, сигнал несравнени  с выхода схемы 22 сравнени  поступает на вход дешифратора 31.

Пусть дл  определенности про.изошел повторный .сбой в ЭВМ 1 тогда сигнал несравнени  по вл етс  на выходе схемы 16 сравнени , который поступает на счетчик 17,j и вход дешифратора 31. На другие входы дешифратора 31 поступает низкий потенциал (сигнал сравнени  ) и сигнал несравнени  с выхода схема 22 с.равнени . Така  комбинаци  сигнлов 101 на входах дешифратора соответствует сбою (отказу ЭВМ 1,. Аналогично комбинации 011 соответствует сбою (отказу) в ЭВМ 1.. Одновременно сигнал несравнени  с выхода схемы (16) поступает на соответствующий счетчик 17. (17,. переполнение которого рассматриваетс  как отказ ЭВМ 1 (l,), котора  в последующем отключаетс  из состава системы..

В случае необходимости сигнал на повторение неправильно выполненной команды может подаватьс  с некоторой задержкой, завис щей от длительности действи  случайного сбо .

Содержимое счетчиков 17 и 17 сбоев поступает на входы схемы 32 сравнени , котора  обеспечивает по вление высокого потенциала на первом выходе, если содержимое счетчика 17 не больше содержимого счетчика 172, или высоко.го потенциала на втором своем выходе, если содержимое счетчика 17. больше содержимого счетчика 17/2.- Поэтому выский потенциал присутствует только лишь на входе той группы элементов И 33 (ЗЗг) на соответствующем счетчике 17,, (IT) которой хранитс  минимальный код. В случае равенства кодов на счетчиках 17 высокий потенциал по вл етс  на входе гpyп

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ . ДВУХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН по авт. св. № 955019, отличающееся тем, что, с целью повышения надежности, в устройство введены одиннадцатый и двенадцатый блоки элементов И, третий блок элементов

   ИЛИ и четвертая схема сравнения, причем первый и второй входы четвертой схемы сравнения соединены соответственно с выходами первого и второго счетчиков сбоев, а первый и второй выходы - соответственно с первыми входами одиннадцатого и двенадцатого блоков элементов И, вторые входа которых соединены соответственно с первым и вторым входами разрешения устройства, а выхода - соответственно с первым и вторым входами третьего блока элементов ИЛИ, выход которого является управляющим выходом устрой-

   00 сл сл со СХ>

   >

   I