SU1163326A1 - Устройство дл формировани диагностической информации работы программ - Google Patents

Устройство дл формировани диагностической информации работы программ Download PDF

Info

Publication number
SU1163326A1
SU1163326A1 SU833595581A SU3595581A SU1163326A1 SU 1163326 A1 SU1163326 A1 SU 1163326A1 SU 833595581 A SU833595581 A SU 833595581A SU 3595581 A SU3595581 A SU 3595581A SU 1163326 A1 SU1163326 A1 SU 1163326A1
Authority
SU
USSR - Soviet Union
Prior art keywords
information
output
input
switch
data register
Prior art date
Application number
SU833595581A
Other languages
English (en)
Inventor
Виталий Васильевич Галкин
Станислав Николаевич Шавловский
Original Assignee
Киевское Проектно-Конструкторское Бюро Автоматизированных Систем Управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевское Проектно-Конструкторское Бюро Автоматизированных Систем Управления filed Critical Киевское Проектно-Конструкторское Бюро Автоматизированных Систем Управления
Priority to SU833595581A priority Critical patent/SU1163326A1/ru
Application granted granted Critical
Publication of SU1163326A1 publication Critical patent/SU1163326A1/ru

Links

Abstract

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ДИАГНОСТИЧЕСКОЙ ИНФОРМАЦИИ РАБОТЫ ПРОГРАММ, содержащее коммутатор, схему сравнени , счетчик адреса, счетчик времени и регистр данных, причем первый информационный выход коммутатора соединен с первым входом схемы сравнени , выход КОТОРОЙ соединен со счетным входом счетчика адреса, второй информационньш выход коммутатора соединен с первым информационным входом регистра данных, выход счетчика времени соединен с вторым информационным входом регистра данных, отличающеес  тем, что, с целью повышени  достоверности путем исключени  потерь.диагностической информации, в него введены регистры приема информации, блок пам ти и элемент И, причем входы регистров приема информации  вл ютс  информационными входами устройства, вькоды регистров приема соединены с информационными входами коммутатора, выход регистра данных соединен с первым входом элемента И, выход которого соединен с информационным входом блока пам ти, выход которого  вл етс  информационным выходом устройства, сл второй вход схемы сравнени   вл етс  входом константы устройства, выход схемы сравнени  соединен с вторым входом элемента И, выход счетчика адреса соединен с адресным входом блока пам ти, выход переполнени  счетчика адреса  вл етс  выходом чтени  устройства, тактовый вход усто ройства соединен со счетным входом 00 счетчика времени. оо tvD СТд

Description

Устройство относитс  к вычислительной технике, в частности к устройствам диагностики и отладки программ . Цель изобретени  - повьппение дос товерности путем исключени  потерь диагностической информации. На чертеже изображена блок-схема устройства дл  формировани  диагнос тическбй информации работы программ . Устройство содержит N-e количеств регистров 1 приема информации (по ко личеству процессоров в системе), под ключаемых к каждому процессору систе мы, коммутатора 2, схему 3 сравнени  регистр 4 данных, счетчик 5 времени, счетчик 6 адреса, элемент И 7, блок пам ти. Регистры 1 приема информации обес печивают временное хранение информации о выполн емой в данный момент ко манде. Учитыва , что в процессе выпо нени  команды состо ние процессора (а также регистров мен етс , т.е. в одном цикле могут помен тьс  как дан ные, так и aftpeca, регистры 1 приема информации обеспечивают фиксацию состо ни  процессора на врем  вьтолнени  данной команды и, таким образом , дают .возможность последовательно с помощью коммутатора 2 и схемы 3 сравнени  проверить информацию во всех регистрах I приема и исключить возможность потери информации при одновременном поступлении запросов с нескольких процессоров. Кроме того , не всегда удаетс  получить доступ непосредственно к регистрам процессоров, а проще снимать информацию непосредственно с системных шин. Регистры 1 приема информации также дают возможность подключать устройство не к регистрам процессоров , что не всегда удобно и требует определенних доработок, а к внешнему интерфейсу с использованием команд ввода-вывода или передачи информации . Наличие в регистрах 1 приема информации разр дов, определ ющих номер процессора, позвол ет исключить из устройства декодирующую номер процессора схему. Синхронизаци  счетчика 5 времени по тактовому входу временных меток 9 от системного таймера позвол ет п лучить точное врем  запуска вьтолн емых задач или программ. Блок 8 пам ти, предназначенный дл  запоминани  диагностической информации , позвол ет освободить многопроцессорную систему от несвойственных ей функций по немедленной переписи диагностической информации в собственную оперативную пам ть и ее хранению, т.е. такой запрос на перепись должен иметь высгаий приоритет. в противном случае возможны потери диагностической информации. Така  организаци  в свою очередь накладывает ограничени  на работу многопроцессорной системы по доступу к оперативной пам ти, Устройство работает следующим образом . По информационным входам 10 устройства от каждого процессора на соответствующий регистр 1 приема информации (определ ющий номер процессора J поступает информаци  в виде кода команды Запрос и ее информационной части, определ ющей им  задачи или программы, ее адрес, начало и конец программы, где запоминаетс  (хранитс  ) в тече ие цикла выполнени  команды . Коммутатор 2 поочередно подключает свои информационные входы, соединенные с выходами регистров 1 приема информации к обоим выходам, т.е. работает в циклическом режиме с периодом , достаточным дл  срабатьшани  схемы 3, сравнечи  и регистра 4 данных и обеспечивающим анализ кодов поступающих команд за цикл выполнени  одной команды. С второго информационного выхода коммутатора 2 данные,  вл ющиес  информационной частью команды , посто нно поступают на первый информационный вход регистра 4 данных . Текущее значение времени со счетчика 5 времени также записываетс  в регистр 4 данных, поступа  на его второй информационный вход. По первому информационному выходу коммутатора 2 коды команд поступают через первый вход на схему 3 сравнени , на второй вход которой поступает заданный код команды Запрос по входу константы 11. При совпадении кодов сигнал сравнени  с выхода схемы 3 сравнени  поступает на второй вход элемента И 7, тем самым разреша  запись информации из регистра 4 данных в блок 8 пам ти, поступающей по информационному входу.
3
Таким образом, совпадение кодов на схеме 3 сравнени  обеспечивает запись в блок 8 пам ти диагнбстичес ,ксй информапии, определ ющей Им  программы (задачи), ее адрес, приоритет , номер процессора и врем  ее запуска или окончани .
Сигнал сравнени  поступает также на счетный вход счетчика 6 адреса, с помощью которого осуществл етс  переадресаци   чеек блока 8 пам ти. Счетчик имеет разр дность, равную емкости блока 8 пам ти, при переполнении счетчика, он вьвдает сигнал по выходу 12 чтени , по которому информаци  из блока 8 пам ти может быть переписана во внешнюю пам ть через информационный выход 13 устройства дл  последующего анализа.
63326Л
Таким образом, предлагаемое устройство дл  формировани  диагностической информации работы программы многопроцессорных систем позвол ет 5 получить диагностическую информацию о функционировании комплекса программ без вс кого вмешательства в его работу, что особенно важно дл  систем управлени , функционирующих в
10 реальном времени. Така  информаци  дает возможность определить степень загрузки как всей системы, так и-каждого из ее процессоров, как во времени , так и по информационной мощ15 ности, что позвол ет в более короткие сроки закончить отладку и испытание программного обеспечени  и тем самым сократить затраты на разработку и внедрение программного обеспече-.
20 ни  как минимум на 5 %. ..
W
Ю
ч

Claims (1)

  1. УС ТРОЙС ТБО ДЛЯ ФОРМИРОВАНИЯ ДИАГНОСТИЧЕСКОЙ ИНФОРМАЦИИ РАБОТЫ ПРОГРАММ, содержащее коммутатор, схему сравнения, счетчик адреса, счетчик времени и регистр данных, причем первый информационный выход коммутатора соединен с первым входом схемы сравнения, выход которой соединен со счетным входом счетчика адреса, второй информационный выход коммутатора соединен с первым информационным входом регистра данных, выход счетчика времени соединен с вторым информаци онным входом регистра данных, отличающееся тем, что, с целью повышения достоверности путем исключения потерь.диагностической информации, в него введены регистры приема информации, блок памяти и элемент И, причем входы регистров приема информации являются информационными входами устройства, выходы регистров приема соединены с информа ционными входами коммутатора, выход регистра данных соединен с первым входом элемента И, выход которого соединен с информационным входом блока памяти, выход которого является информационным выходом устройства, второй вход схемы сравнения является входом константы устройства, выход схемы сравнения соединен с вторым входом элемента И, выход счетчика адреса соединен с адресным входом блока памяти, выход переполнения счетчика адреса является выходом чтения устройства, тактовый вход устройства соединен со счетным входом счетчика времени.
SU833595581A 1983-05-23 1983-05-23 Устройство дл формировани диагностической информации работы программ SU1163326A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833595581A SU1163326A1 (ru) 1983-05-23 1983-05-23 Устройство дл формировани диагностической информации работы программ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833595581A SU1163326A1 (ru) 1983-05-23 1983-05-23 Устройство дл формировани диагностической информации работы программ

Publications (1)

Publication Number Publication Date
SU1163326A1 true SU1163326A1 (ru) 1985-06-23

Family

ID=21064972

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833595581A SU1163326A1 (ru) 1983-05-23 1983-05-23 Устройство дл формировани диагностической информации работы программ

Country Status (1)

Country Link
SU (1) SU1163326A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 3937938, кл. G 06 F 11/00, 1976. Патент cm № 3763476j кл. G 06 F n/00, 1973. *

Similar Documents

Publication Publication Date Title
US6539500B1 (en) System and method for tracing
US4112490A (en) Data transfer control apparatus and method
EP0528585A1 (en) Processing system with internal instruction cache
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
US4780819A (en) Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory
RU2137182C1 (ru) Выполнение инструкции обработки данных
JPH0212442A (ja) 誤書き込み防止機能を備えたicカード
US4349872A (en) Interrupt control system
EP0212636A2 (en) Bus state control circuit
CN1010259B (zh) 分布控制存贮器字的体系结构
SU1163326A1 (ru) Устройство дл формировани диагностической информации работы программ
JPH0320776B2 (ru)
JPH051504B2 (ru)
SU1277129A1 (ru) Многопроцессорна вычислительна система
JPH0743647B2 (ja) データ処理装置における命令ループ捕捉機構
JPH06187256A (ja) バストレース機構
SU1439600A1 (ru) Устройство дл определени производительности ЭВМ
SU1695319A1 (ru) Матричное вычислительное устройство
JP2979553B2 (ja) 障害診断方式
JPH11143789A (ja) バストレース装置
SU1691847A1 (ru) Систолический процессор
SU1737454A1 (ru) Устройство дл запоминани трассы функционировани многопроцессорных систем
SU446060A1 (ru) Устройство управлени вычислительной машины
SU822297A1 (ru) Устройство дл контрол оперативнойпАМ Ти
SU1446624A1 (ru) Устройство дл отладки многопроцессорных систем