SU822297A1

SU822297A1 - Устройство дл контрол оперативнойпАМ Ти

Info

Publication number: SU822297A1
Application number: SU782611788A
Authority: SU
Inventors: Всеволод Анатольевич Калиниченко; Евгений Николаевич Лукьянович; Полина Даниловна Сосновская
Original assignee: Предприятие П/Я А-7160
Priority date: 1978-05-04
Filing date: 1978-05-04
Publication date: 1981-04-15

Description

1

Изобретение относитс к запомина ющим уст.ррйствам.

Известно устройство дл контрол оперативной пам ти, содержащее счетчик адреса, соединенный с адресными входами накопител , регистры числа, подключенные к числовым входам накопител , логические схемы, элементы задержки, схемы фиксации ошибки, регистры управлени и контрол и одноразр дный счетчик 1.

Недостатками этого устройства вл ютс большие аппаратурные затраты и мала эффективность контрол .

Наиболее близким техническим решением к предлагаемому изобретению вл етс устройство дл контрол оперативной пам ти, содержащее блок згшани прогрс1ммы, блрк управлени , счетчик, первый регистр числа, блок местного управлени , дешифратор команд , блок приема чисел,, второй регистр числа и блок вьадачи чисел, причем первый и второй входы блока управлени подключены соответственн к выходу блока задани программы и первому ВЕлходу дешифратора команд, первый и второй выходы блока управлени соединены соответственно с певыми входами счетчика и первого регистра числа, второй, третий и четвертый выходы дешифратора команд подключены соответственно ко второму входу счетчика, входу блока местного управлени и второму входу первого , регистра числа, третий вход которого соединен с первым выходом блока местного управлени , второй выход которого подключен к первому входу блока приема чисел, вход второго регистра числа соединен с выходом блока приема чисел, а выход - с первым входом блока выдачи чисел,второй вход которого подключен к п тому выходу дешифратора команд 2.

Однако это устройство не обеспечивает эффективности контрол оперативных блоков пам ти по всему набору контролирующих тестов, а также не позвол ет использовать его в составе автоматизированной контролирующей системы с использованием малой ЦВМ. Указанные недостатки снижают надежность устройства.

Цель изобретени - повышение надежности устройства.

Поставленна цель достигаетс тем, что устройство.содержит допопнительный счетчик, вход которого подк .пючен к первому выходу блока управени , первый выход - к третьему вхоу блока управлени , второй выход четвертому входу первого регистра исла, третий выход дополнительного четчика соединен со вторым входом лока приема чисел.

Устройство соедин етс с малой ВМ.каналами приема и выдачи числоой информации, а также каналом переачи командной информации.

На чертеже представлена блок-схеа предложенного устройства.

Схема устройства содержит блок 1 задани программы, блок 2 управлени , счетчик 3, блок 4 местного управлени , служащий дл управлени записью, первый регистр 5 числа, дешифратор 6 команд, блок 7 приема чисел, блок 8 выдачи чисел, второй регистр 9 числа, дополнительный счетчик 10.

Первый и второй входы блока 2 подключены соответственно к выходу блока 1 и первому выходу дешифратора 6. Первый и второй выходы блока 2 соединены соответственно с первыми входами счетчика 3 и регистра 5.- Второй , третий и четвертый выходы дешифратора 6 подключены соответственно ко второму входу счетчика 3, входу блока 4 и второму входу регистра 5, третий вход которого соединен с первым выходом блока 4, второй выход которого подключен к первому входу блока 7. Вход регистра 9 соединен с выходом блока 7, а выход - с первым входом блока 8, второй вход которого подключен к п тому выходу дешифратора 6. Вход счетчика 10 подключен к первому выходу блока 2, первый выход - к третьему входу блока 2, второй выход - к четвертому входу регистра 5, третий выход - ко второму входу блока 7.

Устройство работает следующим образом . .

Режим записи. Код начального адреса обреидени к контролируемому оперативному блоку пам ти из ЦВМ с по .мощью команд от дешифратора б поступает в счетчик 3. Код записываемого числа поступает в регистр 5 числа, По команде ЦВМ сигнал с выхода дешифратора б поступает на вход блока 4. Сигнал с первого выхода блока 4 поступает на один из входов регистра 5 числа, разреша его работу, сигнал со второго выхода блока 4 поступает на один из входов блока 1, запреща его работу. .

По команде ЦВМ от дешифратора 6 сигналы с выхода блока 1 через блок 2 одновременно поступают да входы счетчиков 3 и 10. Производитс 2 К обращений по 2 К последовательным адpecciMK контролируемому оперативному блоку пам ти на его максимальной рабочей частоте. При К-м обргцдении си ,гнал с выхода счетчика 10 разрешает вцдачу кодов числа с регистра 5. По

сигналу с блока 1,поступающему через блок 2 на один из входов регистра 5,1 код записываемого числа с выхода регистра 5 поступает на контролируемый оперативный блок пам ти. При 2 К-м обращении блок 2 по сигналу с выхода счетчика 10 прекращает обращение к контролируемому оперативному блоку пам ти. Один цикл записи заканчиваетс . На следующем цикле код начального адреса обращени к контролируемому оперативному блоку . пам ти программно увеличиваетс на единицу. .

Через врем t , определ емое неравенством

t 2 К

-оер

где К - число обращений от начала цикла до записи кода числа в контролируемый оперативный блок пам ти; врем одного обращени к

ОБр оперативному блоку пам ти на его максимальной рабочей частоте, цикл записи повтор етс .

Число циклов записи равно емкости (числу слов) контролируемого оперативного блока пам ти.

Режим чтени . Код начального адреса обращени к контролируемому оперативному блоку пам ти из ЦВМ с помощью команд от дешифратора б по.ступает в .счетчик 3. По команде ЦВМ сигнал с выхода дешифратора б поступает на вход блока 4. Сигнал с первого выхода блока 4 поступает на один из входов регистра 5, запреща его работу , сигнсШ со второго выхода блока 4 поступает на один из входов блока 7, запреща его работу.

По команде ЦВМ от дешифратора б сигналы с выхода блока 1 через блок 2 одновременно поступают на входы счетчиков 3 и 10. Производитс 2 К обращений по 2 К последовательным адресам к контролируемому оперативному блоку пам ти на его максимальной рабочей частоте. При К-м обращении по сигналу со счетчика 10 через блок 7 информаци с выхода контролируемого оперативного блока пам ти, соответствующа К-му адресу от начала цикла контрол , запоминаетс в регистре 9.

При 2 К-м Обращении блок 2 по сигналу со счетчика 10 прекращает обращение к контролируемому оперативному блоку пам ти.

Через врем t , определ емое неравенствами

2K-t,

t К

Овр - IOBP

где к - число обращений от начала

цикла до запоминани информации с выхода оперативного блока пам ти;

Claims

Формула изобретения

Устройство для контроля оператив- __ ной памяти, содержащее блок задания программы, блок управления, счетчик, первый регистр числа, блок местного управления, дешифратор команд, блок приема чисел, второй регистр числа и блок выдачи чисел, причем первый и ³³ второй входы блока управления под-, ключены соответственно к выходу блока задания программы и первому выходу дешифратора команд, первый и второй выходы блока управления соедине5 ны соответственно с первыми входами счетчика и первого регистра числа, второй, третий и четвертый выходы дешифратора команд подключены соответственно ко второму входу счетчика, IQ входу блока местного управления и второму входу первого регистра числа , третий вход которого соединен с первым выходом блока местного управления, второй выход которого подключен к первому входу блока приема чи'5 сел, вход второго регистра числа соединен с выходом блока приема чисел, а выход - с первым входом блока выдачи чисел, второй вход которого подключен к пятому выходу дешифратора команд, отличающееся тем, что, с целью повышения надежности устройства, оно содержит дополнительный счетчик, вход которого подключен к первому выходу блока управления, первый выход - к третьему входу блока управления, второй выход - к четвертому входу первого регистра числа, третий выход дополнительного счетчика соединен со вторым входом блока приема чисел.