SU1101894A1 - Динамическое запоминающее устройство с зонами свободной пам ти - Google Patents

Abstract

ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ЗОНАМИ СВОБОДНОЙ ПАМЯТИ, содержащее первый коммутатор, выходы которого  вл ютс  адресными выходами устройства, триггер режимов , первый выход которого соединен с управл ющим входом первого коммутатора , а второйВЫХОД  вл етс  управл ющим выходом устройства, первый вход триггера режимов соединен с выходом триггера регенерации , а второй вход  вл етс  первым управл ющим входом устройства, первый вход триггера регенерации  вл етс  вторым управл ющим входом устройства, счетчик адресов регенерации, счетный вход которого соединен со вторым входом триггера регенерации , входы первой группы первого коммутатора  вл ютс  адресными входами устройства , генератор импульсов, выход которого соединен с вторым входом триггера регенерации, отличающеес  тем, что, с целью повыщени  быстродействи , оно содержит преобразователь кода и второй коммутатор , входы которого  вл ютс  дополнительными управл ющими входами устройства , а выходы соединены с входами первой группы преобразовател  кода и управл ющими входами генератора импульсов, ходы счетчика адресов соединены с входасл ми второй группы преобразовател  кода, информационные выходы которого соединены с входами второй группы первого коммутатора , а управл ющий выход соединен с установочным входом счетчика адресов. 7J 00 со

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  организации регенерации информации в динамических запоминающих устройствах.

Известно устройство дл  регенерации инфордмации , содержаш,ее триггеры режима и регенерации, коммутатор адресов, счетчик адресов регенерации, генератор импульсов регенерации 1.

Устройство позвол ет периодически производить регенерацию во всех  чейках динамической пам ти, однако характеризуетс  невысоким быстродействием, обусловленным необходимостью регенерации информации даже в тех модул х пам ти, которые не используютс  в работе.

Наиболее близким по технической сущности и схемно.му рещению к предлагаемому  вл етс  устройство дл  регенерации инфор .мации, содержащее ком.мутатор, триггеры режимов и регенерации, счетчик адресов регенерации, генератор импульсов и позвол ющее производить регенерацию информации с различной периодичностью во всех  чейках динамической пам ти 2.

Недостатком устройства  вл етс  невысокое быстродействие, обусловленное необходи .мостью регенерации информации даже в тех модул х пам ти, которые не используютс .

Иель изобретени  - повышение быстродействи  за счет уменьщени  вре.мени на регенерацию в загю.минающем устройстве с зоной свободной пам ти.

Иоставленна  цель достигаетс  тем, что динамическое запоминающее устройство с зонами свободной пам ти, содержащее первый ко.ммутатор, выходы которого  вл ютс  адресными выходами устройства, триггер режимов, первый выход которого соединен с управл ющим входом первого коммутатора , а второй выход  вл етс  управл юи1им выходом устройства, первый вход триггера режимов соединен с выходом триггера регенерации , а второй вход  вл етс  первы.м управл ющим входом устройства, первый вход триггера регенерации  вл етс  вторы.м управл ющим входом устройства, счетчик адресов регенерации, вход которого соединен с вторы.м входо.м триггера регенерации , входы первой группы первого коммутатора  вл ютс  адресны.ми входами устройства , генератор импульсов, выход которого соединен с вторым входо.м триггера регенерации, еодержит преобразователь кода и второй ком.мутатор, входы которого  вл ютс  дополните.льными управл ющими входами устройства, а выходы соединены с входами первой группы преобразовател  кода и управл ющими входами генератора импу.льсов, выходы счетчика адресов соединены с входами второй группы преобразовател  кода, информационные выходы которого соединены с входами второй группы первого ко.ммутатора, а управл ющий

ВЫХОД соединен с установочным входом счетчика адресов.

На чертеже представ;1ена блок-схе.ма динамического зано.минающего устройства с зонами свободной пам ти.

Устройство содержит перв1,1Й ко.ммутатор 1, входы первой rpyinibi которого  вл ютс  адресны.ми входами 2 устройства, триггер 3 режимов, первый выход которого соединен с управл ющим входом первого коммутатора 1, а второй выход  в:1 етс  управл юп1им выходом 4 устройства, первый вход триггера 3 режимов соединен с выходо.м триггера 5 регенерации, а второй  вл етс  первым управл ющим входо.м 6 устройства, иервый вход триггера 5 регенерации  вл етс  вторым праБл ющим входом 7 устройства, а второй вход соединен с выходо.м генератора 8 импульсов и счетным входом счетчика 9 адресов peгeflepaции. выходы которого соединены с входа.ми первой группы преобразовател  10 кода, а установочный вход - с управл ющим выходом преобразовател  10 кода, выходы которого соединены с входами второй группы первого ко.ммутатора 1, входы второй гр ппы преобразовате,1  10 кода соедипещз с управ;1 юпдими входами генератора HNirnvibсов 8 и выходами второго ко.ммутатора 11, входы которого  вл ютс  дополнительны.ми управл ющи.ми входами 12 устройства, выходы первого коммутатора 1  вл ютс  адресными выхода.ми 13 устройства.

Устройство работает следующим образом .

Выходы 13 подключаютс  к адресны.м входам запо.минающего устройства, выход 4 подключаетс  к входа.м стробировани  модулей пам ти запоминающего устройства. К адресны.м входа.м 2 устройства 11одк,1юча.ютс  адресные гнины устройств. Обычно код адреса делитс  на две группы: o.:uia группа задает адрес  чейки па.м ти в модуле , а друга  - адрес .

В данно.м устройстве необходимо подключить внешние адресные тины к входа.м 2 устройства так, чтобы последовате,лы1ое изменерще адресов приводило к последовательному обращению первонача,пьно ко все.м первы.м адреса.м во всех .модул х, зате.м - ко всем вторы.м и т. д. Это приведет к тому , что при записи информации она будет раз.мещатьс  во всех .модул х, начина  с младщих разр дов. Если объе.м записываемой инфор.мапии невелик, то одинакова  часть адресов каждого из модулей пам ти будет свободна и в этой части па.м ти не требуете  нроизвод.чть регенерацию, что требует изменени  пор дка коммутации адресов регенерации, а это осуществл етс  с помоп ью входов 12 устройства. При этом ко.м.татор 11 измен ет период следовани  имп льсов регенерации с программир е.мого генератора 8. Но входа.м 6 и 7 ттройства ос ществл стс  ооргииение к устройству и сорос регенерации.

Счетчик 9 в режиме регенерации обеспечивает последовате;1ьный перебор адресов. подлежа цих регенерации, начина  с младших . При достижении адреса, устанавл 1вае .мого с помощью ко.м.мутатора II, преобразователь 10 вырабатывает на управл ющем выходе сигнал сброса счетчика 9 в исходное состо ние. Это означает, что регенераци  будет произведена только в части .младци х разр дов всех модулей пам ти, т. е. в тех адресах, где была записана информаци . В режиме обраи1ени  коммутатор 1 перек.1ючаетс  на коммутацию адресных сигналов с входа 2 устройства.

Технико-экономическое преимущество предлагаемого стройства заключаетс  в уменьшении времени, отводимого дл  регенерации инфор.мации, поскольку регенераци   чеек на.м ти, в которых информаци  не была записана, не производитс . Это повьинает быстродействие устройства.

Claims (1)

1. ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ЗОНАМИ СВОБОДНОЙ ПАМЯТИ, содержащее первый коммутатор, выходы которого являются адресными выходами устройства, триггер режимов, первый выход которого соединен с управляющим входом первого коммутатора, а второй · выход является управляющим выходом устройства, первый вход триггера режимов соединен с выходом триггера ре- генерации, а второй вход является первым управляющим входом устройства, первый вход триггера регенерации является вторым управляющим входом устройства, счетчик адресов регенерации, счетный вход которого соединен со вторым входом триггера регенерации, входы первой группы первого коммутатора являются адресными входами устройства, генератор импульсов, выход которого соединен с вторым входом триггера регенерации, отличающееся тем, что, с целью повышения быстродействия, оно содержит преобразователь кода и второй коммутатор, входы которого являются дополнительными управляющими входами устройства, а выходы соединены с входами первой группы преобразователя кода и управляющими входами генератора импульсов, вы- <3 ходы счетчика адресов соединены с входами второй группы преобразователя кода, информационные выходы которого соединены с входами второй группы первого коммутатора, а управляющий выход соединен с установочным входом счетчика адресов.

   SU .,„1101894