SU1179523A1 - Коммутатор - Google Patents

Abstract

КОММУТАТОР, содержащий генератор импульсов, соединенньш выходом с первым входом первого элемента И, св занного вторым входом с выходом триггера, а выходом со счетным входом первого счетчика импульсов, подключенного выходом к первому входу второго элемента Инк счетному входу второго счетчика импульсов, св занного выходами с информационными входами дешифратора и с первыми входами первого блока сравнени , соединенного выходом с вторым входом второго элемента И, подключенного выходом к счетному входу третьего счетчика импульсов, св занного выходом с первым входом третьего элемента И, соединенного вторым входом с шиной Цикл коммутатора, а выходом - с единичным входом триггера, подключенного нулевым входом к шине Пуск коммутатора, отличающий/ ч :ч. /З/ .., с   тем, что, с целью расширени  функциональных возможностей, в него введены шесть-запоминающих устройств , четвертый счетчик импульсов и второй блок сравнени , подключенный первыми входами к первым входам первого блока сравнени  и к ад ресным входам первого запоминающего устройства, вторыми входами - к информационным выходам четвертого запоминающего устройства, а выходом к управл ющему входу третьего запоминающего устройства, подключенного адресными входами к адресным входам второго, четвертого, п того и шестоS го запоминающих устройств и к выхо (Л дам четвертого счетчика импульсов, св занного счетным входом с выходом третьего счетчика импульсов, подключенного установочными входами к выходам шестого запоминающего устройства , подключенного информационными входами через информационную шину коммутатора к информационным входам первого, второго, третьего, четвертого и п того запоминающих устройств, последнее из которых св зано выходами с вторыми входами первого блока сравнени , причем выходы первого запоминающего устройства соединены с установочными входами первого счетчика импульсов, выходы второго и третьего запоминающих устройств подключены к установочным входам второго счетчика импульсов , а управл ющий вход второго запоминающего устройства (.в зан с выходом первого блока сравнени .

Description

1

Изобретение относитс  к измерительным информационным устройствам и может быть использовано, например , в машинах централизованного контрол  и регулировани , в системах автоматизации научного эксперимента , в системах сбора и обработки данных/

Цель изобретени  - расширение функциональных возможностей коммутатора , т.е. обеспечение возможности автоматического.задани  времени коммутации дл  каждого конкретного канала, автоматического изменени  параметров цикла в каждой группе циклов и пропуска коммутировани  любой части каналов внутри цикла.

На чертеже приведена блок-схема коммутатора.

Коммутатор содержит генератор 1 импульсов, триггер 2, первый элемент И 3, первый счетчик 4 импульсов , первое запоминающее устройство 5, дешифратор 6, второй счетчик 7 импульсов, второе запоминающее устройство 8, третье запоминающее устройство 9, первый блок 10 сравнени , четвертое запоминающее устройство 11, второй блок 12 сравнени , п тое запоминающее устройство 13, второй элемент И 14, третий счетчик 15 импульсов, шестое запоминакнцее устройство 16, четвертьй счетчик 17 импульсов, третий элемент И 18, шину 19 Пуск, шину 20 Цикл и информационную шину 21.

Устройство работает следующим образом.

Перед началом работы из системы или с помощью внешнего устройства производ тс  заполнение запоминающих устройств 5, 8, 9, 11, 13 и 16 через информационную, шину 21 и установка счетчика 17 импульсов (счетчик номера.изменени  параметров , цикла) в нулевое состо ние, установка содержимого нулевых  чеек запоминающих устройств 5, 8, 11 и 16, задающих параметры цикла в первой группе циклов на выходе этих устройств, и установка счетчика 4 импульсов (счетчик времени коммутации ) в .соответствии с содержимым нулевой  чейки запоминающего устройства 5. Цроизводитс  установка счетчика 7 импульсов (счетчик номера канала) в соответствии с номе795232

ром первого канала в группе циклов и и счетчика 15 импульсов (счетчик числа циклов) в соответствии с числом циклов в первой группе циклов. 5 Сигнал по шине циклического режима

(шина 20 Цикл) подаетс  на вход схемы И 18. Сигнал по шине 19 Пуск переводит триггер 2 в состо ние, разрешающее схеме И 3 пропускать импульсы с генератора 1 импульс.ов. С выхода счетчика 7 импульсов номер канала поступает на вход дешифратора 6, которьй вьздает управл ющий

f5 сигнал включени  канала, и происходит коммутаци  первого заданного номера°канала в цикле. Импульсы генератора 1 поступают на вход счетчика 4 импульсов, содержание которого мен етс  на единицу с приходом каждого тактового импульса. По истечении времени коммутации первого заданного канала в цикле на выходе счетчика 4 импульсов по вл етс 

25 сигнал, который поступает на вход счетчика 7 импульсов и измен ет его состо ние на единицу. Таким образом в счетчика 7 импульсов формируетс  номер следующего подклю30 чаемого канала. С выхода счетчика

7 импульсов текущий номер подключаемого канала поступает на вход блока 10 сравнени , на второй вход которого из запоминающего устройст35 ва 11 поступает номер последнего подключаемого канала до пропуска каналов. После подключени  последнего канала до пропуска каналов на выходе блока 10 сравнени  по вл етс  сигнал, которьй записывает номер первого канала после пропуска каналов в счетчик 7 импульсов. С выхода: счетчика 7 импульсов текущий номер коммутируемого канала поступает на вход блока 12 сравнени , на второй вход которого из запоминающего устройст-ва 13 поступает номер последнего коммутируемого канала в цикле. После коммутации последнего канала в цикле на выходе блока 12 сравнени  и на выходе счетчика импульсов по вл ютс  сигналы, при совпадении которых на выходе элемента И 14 формируетс  сигнал.

55 Этот сигнал поступает на вход счетчика 15 импульсов и измен ет его содержимое на единицу. После того как устройство отработает число

3

циклов, равное числу циклов, зада .ваемых запоминающим устройством 16, счетчик 15 импульсов устанавливаетс  в нулевое состо ние и измен ет содержимое счетчика 17 импульсов на единицу. Счетчик 17 импульсов формирует адрес  чеек запоминаклцих устройств 8, 9, 11 и 13, где хран тс  параметры следующей группы диклов , котора  начнетс  с приходом следзтощего сигнала по шине Цикл.

795234

Сигнал, сформированньй счетчиком 15 импульсов, поступает на вход элемента И 18 при наличии сигнала Цикл на втором входе элемента 5 И 18. Сигнал с выхода элемента И 18 переводит триггер 2 в состо ние, запрещающее элементу И 3 пропускать импульсы с генератора 1 импульсов , коммутаци  каналов прекращаетс  до прихода следующего сигнала по шине Пуск.

Claims (1)

1. КОММУТАТОР, содержащий генератор импульсов, соединенный выходом с первым входом первого элемента И, связанного вторым входом с выходом триггера, а выходом со счетным входом первого счетчика импульсов, подключенного выходом к первому входу второго элемента И и к счетному входу второго счетчика импульсов, связанного выходами с информационными входами дешифратора и с первыми входами первого блока сравнения, соединенного выходом с вторым входом второго элемента И, подключенного выходом к счетному входу третьего счетчика импульсов, связанного выходом с первым входом третьего элемента И, соединенного вторым входом с шиной Цикл коммутатора, а выходом - с единичным входом триггера, подключенного нулевым входом к шине Пуск коммутатора, отличающий с я тем, что, с целью расширения функциональных возможностей, в него введены шесть-запоминающих устройств, четвертый счетчик импульсов и второй блок сравнения, подключенный первыми входами к первым входам первого блока сравнения и к ад*ресным входам первого запоминающего устройства, вторыми входами - к информационным выходам четвертого запоминающего устройства, а выходом к управляющему входу третьего запоминающего устройства, подключенного адресными входами к адресным входам второго, четвертого, пятого и шестого запоминающих устройств и к выходам четвертого счетчика импульсов, связанного счетным входом с выходом третьего счетчика импульсов, подключенного установочными входами к выходам шестого запоминающего уст^ ройства, подключенного информационными входами через информационную шину коммутатора к информационным входам первого, второго, третьего, четвертого и пятого запоминающих устройств, последнее из которых связано выходами с вторыми входами первого блока сравнения, причем выходы первого запоминающего устройства соединены с установочными входами первого счетчика импульсов, выходы второго и третьего запоминающих устройств подключены к установочным входам второго счетчика импульсов, а управляющий вход второго запоминающего устройства Связан с выходом первого блока сравнения.