SU1167709A2 - Многоканальный генератор импульсов - Google Patents

Многоканальный генератор импульсов Download PDF

Info

Publication number
SU1167709A2
SU1167709A2 SU843692263A SU3692263A SU1167709A2 SU 1167709 A2 SU1167709 A2 SU 1167709A2 SU 843692263 A SU843692263 A SU 843692263A SU 3692263 A SU3692263 A SU 3692263A SU 1167709 A2 SU1167709 A2 SU 1167709A2
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
input
inputs
cycle
comparison unit
Prior art date
Application number
SU843692263A
Other languages
English (en)
Inventor
Карен Вруйрович Наджарян
Леонид Микаелович Чахоян
Original Assignee
Предприятие П/Я А-7390
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7390 filed Critical Предприятие П/Я А-7390
Priority to SU843692263A priority Critical patent/SU1167709A2/ru
Application granted granted Critical
Publication of SU1167709A2 publication Critical patent/SU1167709A2/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

МНОГОКАНАЛЬНЫЙ ГЕНЕРАТОР ИМПУЛЬСОВ по авт. св. № 544109, отличающийс  тем, что, с целью расширени  функциональных возможностей, в него введены последовательно включенные счетчик циклов, блок сравнени  циклов и счетчик адреса, при этом выходы счетчика адреса подключены к адресным входам запоминающего блока, выход блока сравнени  циклов подключен к входу установки нул  счетчика циклов, счетный вход которого подключен к входу установки нул  счетчика импульсов и стробирующему входу блока сравнени  циклов, вторые разр дные входы которого подключены к входной шине устройства. (Л С

Description

Изобретение относитс  к импульсной технике и может быть использовано в контрольно-измерительной аппаратуре и цифровых вычислительных машинах.
По основному авт. св. № 544109 известен многоканальный генератор импульсов , содержащий генератор тактовых импульсов , выход которого подключен к входу счетчика импульсов, запоминающее устройство с кодирующими входами п триггеров m элементов И(2п+1) блоков сравнени , причем выходы запоминающего устройства с кодирующими входами соединены с первыми входами (2п-Ь1) блоков сравнени  и m элементов И, выходы счетчика импульсов подключены к вторым входам первых трех блоков сравнени  и к вторым входам гп элементов И, третьи входы которых объединены и подключены через первый триггер к выходам второго и третьего блока сравнени , а выход первого блока сравнени  соединен с входом установки нул  счетчика импульсов, при этом m элементов И подключены через 2(п-1) триггеров 1.
Генератор имеет множество программ работы, определ емое количеством адресов запоминающего устройства. Информаци , хранима  по каждому адресу,  вл етс  программой работы генератора. Дл  смены программы работы устройства необходимо выбрать другой адрес запоминающего устройства путем подачи на его входы адреса требуемой программы.
В известном устройстве не предусмотрена возможность автоматической смены программ работы генератора.
Цель изобретени  - расширение функциональных возможностей многоканального генератора импульсов путем организации циклической генерации импульсов по различным программам без останова дл  их смены.
Поставленна  цель достигаетс  тем, что в многоканальный генератор импульсов введены последовательно включенные счетчик циклов, блок сравнени  циклов и счетчик адреса, при этом выходы счетчика адреса подключены к адресным входам запомина ющего блока, выход блока сравнени  циклов подключен к входу установки нул  счетчика циклов, счетный вход которого подключен к входу установки нул  счетчика импульсов и стробирующему входу блока сравнени  циклов, вторые разр дные входы которого подключены к входной щине устройства.
Сущность изобретени  заключаетс  в том, что введенные счетчик циклов и блок сравнени  циклов контролируют количество циклов выполнени  каждой программы и по достижению заданного количества управл ют выбором адреса следующей программы работы генератора посредством увеличени  содержимого счетчика адресации на единицуНа чертеже представлена структурна  схема многоканального генератора импульсов. Генератор содержит запоминающее устройство 1, выходы которого группами по m разр дов в каждой подключены к первым входам блоков 2-8 сравнени  и элементов И 9-И, выход 12 блока 2 сравнени  подключен к установки нул  счетчика 13 импульса, счетному входу счетчика 14 циклов, а также к одному
из группы первых входов блока 15 сравнени  циклов, остальные первые входы которого соединены с выходами счетчика 14 циклов, выход блока 15 сравнени  циклов подключен к входу установки нул  счетj чика 14 циклов и к счетному входу счетчика 16 адресации, выходы 17 которого соединены с адресными входами запоминающего устройства 1, выходы счетчика 13 подключены к вторым соответственно объединенным входам блоков 2-4 сравнени 
0 и элементов И 9-11, выходы блоков 3 и 4 сравнени  соответственно подключены к входам установки единицы и нул  триггера 18, выход 19 которого подключены к соответственно объединенным вторым входам блоков 5-8 сравнени , выходы блоков
5, 7 и 6, 8 сравнени  подключены к входам установки единицы и нул  триггеров 20 и 21.
Выходы 22 и 23 триггеров 24 и 21 образуют выходы устройства. Вторые входы блока 15 сравнени  циклов подключены к входам 25 устройства.
Многоканальный генератор импульсов работает следующим образом.
В исходном состо нии все триггеры 18, 20, 21 и счетчики 13, 14 и 16 установлены
в нулевое состо ние. В процессе работы блоки 2-4 сравнени , производ т сравнение, выходных уровней счетчика 13 и запоминающего устройства 1, а блоки 5-8 сравнени  - выходных уровней элементов И 9-11 и запоминающего устройства 1,
0 срабатывани  при их поразр дном совпадении . При срабатывании блока 3 сравнени  происходит установка триггера 18 в единичное состо ние, на выходе 19 триггера 18 по вл етс  уровень, разрешающий прохождение сигналов счетчика 13 через те элементы И 9-11, на которые поступает разрешение от запоминающего устройства 1.
При срабатывании блока 5 сравнени , например, происходит установка триггера 20 в единичное состо ние и на его
0 выходе 22 формируетс  передний фронт выходного сигнала, при срабатывании блока сравнени  6 происходит установка триггера 20 в нулевое состо ние и формирование заднего фронта выходного сигнала на выходе 22. В других каналах выходные сиг5 налы формируютс  аналогично.
При срабатывании блока 2 сравнени  сигнал с его выхода 12 устанавливает счетчик 13 на нуль. Это позвол ет генерировать импульсы с периодом, меньшим максимальной емкости счетчика. Тот же сигнал с выхода блока 2 сравнени  поступает на счетный вход счетчика 14 циклов, увеличива  его содержание на единицу и вместе с выходными сигналами счетчика 14 циклов поступает на первые входы блока 15 сравнени  циклов, на вторые входы 25 которого,  вл ющиес  входом устройства, подаетс  код, определ ющий число циклов (повторений) каждой программы работы многока.нального генератора импульсов.
При совпадении количества выполн емых циклов работы, подсчитанных счетчиком 14 циклов, с количеством заданных циклов, блок сравнени  циклов вырабатывает импульс , поступающий на вход установки нул  счетчика 14 циклов, сбрасывающий его одновременно и на счетный вход счетчика 16 адресации, увеличива  ее содержимое на единицу, тем самым формируетс  код следующей программы работы многоканального генератора импульсов, поступающий на входы запоминающего устройства 1.
Число разр дов, по которым производитс  сравнение блоками 5-8, определ етс  количеством элементов И 9-11, на которые поступает разрешение от запоминающего устройства 1. Так, если на Е элементов И 9-11 поданы запрещающие уровни от запоминающего устройства I, то сравнение блоками 5-8 производитс  по (т-I) разр дам при условии, что на соответствующие 2п1 входы блоков 5-8 сравнени  от запоминающего устройства 1 подаютс  уровни, логически эквивалентные уровн м запрещенных элементов И 9-II. Это позвол ет генерировать пачки импульсов , в зависимости от программы работы блоков 2-4 количество импульсов в пачке
может измен тьс  от одного до двух с соответствующим изменением скважности пачек.
Таким образом, предлагаемый генератор по сравнению с известными позвол ет
расширить функциональные возможности путем организации циклической генерации импульсов по различным программам без останова дл  их смены.

Claims (1)

  1. МНОГОКАНАЛЬНЫЙ ГЕНЕРАТОР ИМПУЛЬСОВ по авт. св. № 544109, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены последовательно включенные счетчик циклов, блок сравнения циклов и счетчик адреса, при этом выходы счетчика адреса подключены к адресным входам запоминающего блока, выход блока сравнения циклов подключен к входу установки нуля счетчика циклов, счетный вход которого подключен к входу установки нуля счетчика импульсов и стробирующему входу блока сравнения циклов, вторые разрядные входы которого подключены к входной шине устройства.
    (Л с
    Λ Л f / О1 I
SU843692263A 1984-01-16 1984-01-16 Многоканальный генератор импульсов SU1167709A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843692263A SU1167709A2 (ru) 1984-01-16 1984-01-16 Многоканальный генератор импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843692263A SU1167709A2 (ru) 1984-01-16 1984-01-16 Многоканальный генератор импульсов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU544109 Addition

Publications (1)

Publication Number Publication Date
SU1167709A2 true SU1167709A2 (ru) 1985-07-15

Family

ID=21100365

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843692263A SU1167709A2 (ru) 1984-01-16 1984-01-16 Многоканальный генератор импульсов

Country Status (1)

Country Link
SU (1) SU1167709A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 544109, кл. Н 03 К 3/72, 1975. *

Similar Documents

Publication Publication Date Title
SU1167709A2 (ru) Многоканальный генератор импульсов
SU1003025A1 (ru) Программно-временное устройство
SU1179523A1 (ru) Коммутатор
SU1270900A1 (ru) Устройство дл преобразовани последовательного кода в код
SU881727A1 (ru) Устройство дл сбора дискретной информации
SU1571685A1 (ru) Устройство дл контрол оперативной пам ти
SU1107118A1 (ru) Устройство дл сортировки чисел
SU1357978A2 (ru) Устройство дл определени надежности объектов
SU993263A1 (ru) Устройство дл выделени последнего значащего разр да из последовательного кода
SU1241225A1 (ru) Устройство дл определени параметров импульсных сигналов
SU1425652A1 (ru) Устройство дл упор дочени массива чисел
SU729586A1 (ru) Устройство дл сравнени чисел
SU1653154A1 (ru) Делитель частоты
SU1249587A1 (ru) Устройство формировани адресов дл контрол блоков пам ти
JP2540459B2 (ja) 連続デ−タ検出回路
SU1259270A1 (ru) Устройство дл контрол цифровых блоков
SU1649531A1 (ru) Устройство поиска числа
SU425357A1 (ru) Устройство для исследования надежности логических элементов
SU1252760A1 (ru) Устройство дл программного управлени
SU1117631A1 (ru) Устройство дл сортировки чисел
SU1656543A1 (ru) Устройство дл адресации пам ти
SU1180819A2 (ru) Многоканальное устройство дл функционального контрол интегральных схем
SU1444744A1 (ru) Программируемое устройство дл вычислени логических функций
SU1262500A1 (ru) Многоканальный сигнатурный анализатор
SU798844A1 (ru) Устройство дл контрол цифровыхОб'ЕКТОВ