SU1107118A1 - Устройство дл сортировки чисел - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ, содержащее распределитель лмпульсов , и регистров, п блоков сравнени , группы элементов И, счетчик, сумматор регистр результата, причем выходы разр дов каждого i-ro регистра , где , 2, ..., п, соединены с соответствующими информационными входами первой группы i-ro блока сравнени  и i-и группы элементов И,выходы которых подключены к входам i-й группы регистра результата, выходы разр дов которого подключены к информационным входам второй группы всех блоков сравнени  и к информационным входам выходных элементов И первой группы,выходы которых  вл ютс  информационными выходами устройства, a управл ющие входы первых выходных элементов И подключены к шине разрешени  выдачи числа устройства и управл ющим входам выходных элементов И второй группы, выходы которых  вл ют с  выходами адреса блока пам ти устройства , a информационные входы соединены с соответствующими выходами сумматора, входы первой группы которого соединены с входами задани  адреса области пам ти устройства a входы второй группы - с выходами разр дов счетчика, ка здый i-й выход распределител  импульсов подключен к управл ющим входам элементов И i-й группы, отличающеес  тем, что, с целью повышени  достоверности записи массива путем исключени  потерь информации при записи одинаковых чисел, в устройство введе- ны п триггеров, п элементов И и п элементов ИЛИ, причем каждый i-й выход распределител  импульсов с единен с входом установки в единичное состо ние i-ro триггера, выход которого подключен к первому входу i-ro элемента И, выход которого соединен с первым входом i-ro элемента ИЛИ, a второй вход - с выходом Равно блока сравнени , выход Меньше которого подключен к второму входу i-ro 00 элемента ИЛИ, выход которого-соединен с соответствующим входом счетчика.

Description

Изобретение относитс  к автоматике и вычислительной.техршке и может быть использовано в специализированribix мапшнах и устройствах обработки данных. .Известно устройство дл  сортировки уисел, содержащее m регистров, выходы которых соединены с входами схем сравнени , другие выходы которых подключены к выходам регистра реэультата , выходы схем сравнени  соединены через переключатель с входами элемента ИЛИ, элементы И, триггер, УЗЛЫ запрета и временной распределитель 11 . Недостатком этого устройства  вл етс  низкое быстродействие, Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  сортировки mп-разр дных чисел, содержащее распределитель импульсов, п регистров, п схем сравнени , . группы элементов И, счетчик, сумматор, регистр результата, причем выходы разр дов каждого i-ro регистра где ,2, .,., п, соединены с соответствуюащми информационными входами первой группы i-й схемы сравнени  и 1-й группы элементов И, виходы которых подключены к входам i-группы регистра результата, а каждый i-й выход распределител  импульсов соеди нен с управл ющим входом элементов И i-й группы, выходы регистра результата подключены к информационным вхо дам второй группы всех схем сравнени  и к информационным входам первых выходных элементов И группы, выход каж дой i-й схемы сравнени  соединен с i-M входом счетчика, выходы которого подключены к входам первой группы сумматора, входы второй группы которого соединены с входными шинами уст ройства, а выходы - с информационными входами выходных элементов И второй группы элементов, управл ющие входы выходных элементов И первой и второй групп подкл лчены к управл юще шине устройства СЗ. Однако, если среди сортируемого массива имеютс  одинаковые числа, то на выходе устройства они формируютс  с одним и тем же адресом. Таким обра зом, в-запоминающем устройстве будет записан отсортированный, массив чисел с недостающими членами. Например, если имеетс  п ть равных чисел, то их значение будет записано только по одному первому адресу, а четыре пропущено с сохранением предьщущих значений  чеек, что приведет к невозможности дальнейшей обработки г.ассива. Цель изобретени  - безошибочное формирование упор доченного массива чисел. Указанна  цель достигаетс  тем, что в устройство дл  сортировки чисел, содержащее распределитель импульСов, п регистров, п блоков сравнени , группы элементов И, счетчик, сумматор регистр результата, причем выходы разр дов каждого i-ro регистра, где , 2, ..., п, соединены соответствующими информационными входами первой группы i-ro блока сравнени  и i-й группы элементов И, выходы которьк подключены к входам i-й группы регистра результата, выходы разр дов которого подключены к информационным входам второй группы всех блоков сравнени  и к информационным входам выходных элементов И первой группы, выходы которых  вл ютс  информационными выходами устройства, а управл ющие входы первых выходных элементов И подключены к шине разрешени  выдачи числа устройства и управл ющим входам выходньк элементов И второй группы, выходы которых  вл ютс  выходами адреса блока пам ти устройства , а информационные входы соединены с соответствующими выходами сумматора , входы первой группы которого соединены с входами задани  адреса области пам ти устройства, а входы второй группы - с выходами разр дов счетчика, каждый i-й выход распреде- . лител  импульсов подключен к управл ющим входам элементов И i-й группыjj введены п триггеров, п элементов И и п элементов ИЛИ, причем каждый i-й выход распределител  импульсов соединен с входом установки в единичное состо ние i-ro триггера, выхрд которого подключен к первому входу i-ro элемента И, выход которого соединен с первым входом i-ro элемента ИЛИ, а второй вход - с выходом Равно блока сравнени , выход Меньше которого подключен к второму входу i-ro элемента ИЛИ, выход которого соединен с соответствующим входом счетчика. На чертеже представлена схема предлагаемого устройства. Устройство содержит распределитель 1 импульсов, п регистров 2, п схем 3 сравнени , регистр 4 результата , группы 5-6 элементов И, сумматор 8, счетчик 9, входы 10 и 11 устройства вход 12 управлени  устройства , выходы 13 и 14 устройства, п триггеров 15, п элементов И 16, п элементов ИЛИ 17.

Устройство работает следующим образом .

В регистры 2 занос тс  сортируемые числа, регистр 4 результата и триггеры 15 устанавливаютс  в нуль, а распределитель 1 импульсов - в исходное состо ние (не показано). После этого устройство готово к сортировке чисед в пор дке возрастани .

Затем на вход 10 устройства подаетс  первый тактовых сигнал, по которому по вл етс  сигнал на первом (верхнем) выходе распределител  1 импульсов. При этом верхний триггер 15 установитс  в единичное состо ние, сигнал с которого разрешает прохождение сигнала с выхода Равно схемы 3 сравнени  через элементен l6. Также открьшаетс  группа 6 элементов И и число из верхнего регистра 2 перезаписьшаетс  в верхний регистр 4 результата. Это число сравниваетс  со всеми сортируемыми числами в схемах 3 сравнени . Если число в каком-либо регистре 2 меньше числа, наход щегос  в регистре 4 результата , то на вьгходе Меньше соответствующей схемы 3 сравнени  по вл етс  сигнал, если числа равны, то сигнал по вл етс  на выходе Равно. Сигнал с выхода Равно поступит через элементы И 16 и ИЛИ 17 на счетчик 9 только при наличии разрешакнцего сигнала с триггера 15, т.е. дп  чисел ранее сравниваемых со всеми (включа  число сравниваемое в текущем такте). Счетчик 9 подсчитывает количество схем 3 сравнени , имеющих сигнал на своем выходе.

Таким образом, с дохода счетчика 9 на один из входов сумматора 8 подаетс  код количества сортируемых чисел , меньших или равных (но ранее сравниваемых со всеми) числу, записанному в регистре 4 результата. На второй вход сумматора 8 подаетс  уменьшенный на единицу код адреса области пам ти, начина  с которого необхо-. димо разместить отсортированную информацию . Тогда адрес области пам ти , по которому следует записать число, наход щеес  в регистре 4 результата , определ етс  соотношением

-1) + N,

(А

нем

где А - адрес области пам ти, начина  с которого необходимо разместить отсортированные числа;

N - число чисел, меньших или равных, но ранее сравниваемых со всеми, числу, записанному в регистре результата.

Сумматор 8 вычисл ет сумму (А(,ц -1) + N. По сигналу на входе 12 устройства число, наход щеес  в регистре 4 результата, записываетс  в запоминакщее устройство по адресу, выдаваемому сумматором 8.

Второй такт работы устройства начинаетс  с подачи второго тактового сигнала на вход 10 устройства. При этом по вл етс  сигнал на втором выходе распределител  1 импульсов, который устанавливает в единичное состо ние соответствук ций триггер 15 и открывает соответствунлцую группу элементов И, вследствие чего в регистр 4 результата перезаписываетс  число из регистра 2. Дальнейша  работа устройства аналогична рассмотренному После того как устройство отработает Тактов, в запоминающем устройстве будет записан отсортированный массив чисел по адресу, заданному на входе t1 устройства. Дл  сортировки чисел в пор дке убывани  необходимо 6 регистры 2 записать инверсные значени  кодов сортируемых чисел.

Предлагаемое устройство обладает расширенными возможност ми по сортировке чисел, т.е. позвол ет безошибочно формировать отсортированный массив из любого произвольного массива чисел.

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОРТИРОВКИ

   ЧИСЕЛ, содержащее распределитель -импульсов, ή регистров, η блоков срав нения, группы элементов И, счетчик, сумматор регистр результата, причем выходы разрядов каждого i-ro регистра, где 1=1, 2, ...» п, соединены с соответствующими информационными входами первой группы i-ro блока сравнения и i-й группы элементов И,выходы которых подключены к входам 1-й группы регистра результата, выходы разрядов которого подключены к информационным входам второй группы всех блоков сравнения и к информационным входам выходных элементов И первой группы, выходы которых являются информационными выходами устройства, а управляющие входы первых выходных эле¹ ментов И подключены к шине разреше ния выдачи числа устройства и управляющим входам выходных элементов И второй группы, выходы которых являются выходами адреса блока памяти устройства, а информационные входы соедйнены с соответствующими выходами сумматора, входы первой группы кото рого соединены с входами задания адреса области памяти устройства; а входы второй группы - с выходами разрядов счетчика, каждый i-й выход распределителя импульсов подключен к управляющим входам элементов И i-й группы, отличающееся тем, что, с целью повышения достоверности записи массива путем исключения потерь информации при записи одинаковых чисел, в устройство введе ны η триггеров, η элементов И и η элементов ИЛИ, причем каждый i-й выход распределителя импульсов соединен с входом установки в единичное состояние i-ro триггера, выход которого подключен к первому входу £-го элемента И, выход которого соединен с первым входом i-ro элемента ИЛИ, а второй вход - с выходом Равно*' блока сравнения, выход Меньше которого подключен к второму входу i-ro элемента ИЛИ, выход которого соеди- нен с соответствующим входом счетчика.

   >