SU830394A1 - Устройство дл обработки цифровыхдАННыХ - Google Patents
Устройство дл обработки цифровыхдАННыХ Download PDFInfo
- Publication number
- SU830394A1 SU830394A1 SU792750251A SU2750251A SU830394A1 SU 830394 A1 SU830394 A1 SU 830394A1 SU 792750251 A SU792750251 A SU 792750251A SU 2750251 A SU2750251 A SU 2750251A SU 830394 A1 SU830394 A1 SU 830394A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- block
- group
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретенце относитс к цифровой вычислительной технике и может быть использовано в цифровых вычислительных машинах, в устройствах дл отладки программ задач цифровых вычислительных управл н цих систем. Известны устройства дл обработки цифровых данных, содержащие посто нные запоминающие устройства (ПЗУ) и полупосто нные запоминающие устройства (ППЗУ), подключенные через блок приема и вывода к числовым шина распределитель, осуществл ющий выбор инфо мации из ПЗУ или ППЗУ в зависимости от текущего адреса и состо ни регистров установки, причем по одним и тем же адресам информаци может быть считана из ПЗУ или из ППЗУ LlJ. Недостатком этих устройств вл ет с низка пропускна способность, так как отсутствует режим одновремен ного считывани информации из ПЗУ и ППЗУ и формировани на ее основе новых кодовых комбинаций. Наиболее близким к предлагаемому по технической сущности вл етс уст ройство, содержащее посто нное запоминающее устройство, полупосто нное запоминающее устройство, регистр адраса , подключенный выходом ко входам посто нного и полупосто нного запоминающих устройств, вторые входы которых св заны с шиной опроса, регистр базового адреса, подключенный выходом к третьему входу посто нного запоминающего устройства, выход которого и выход полупосто нного запоминающего устройства подключены к соответствующим входам регистра 2 Недостатком данного устройства вл етс низка пропускна способность, что обусловлено отсутствием средств формировани на выходе устройства кодовых комбинаций на основе информации, одновременно считанной из посто нного и полупосто нного запоминающих уст- . роиств.. Обычно в вычислительных машинах ППЗУ используетс дл хранени информации , котора может либо формироватьс автоматически в процессе решени какой-либо задачи, либо записываетс оператором дл использовани в течении заданного времени. Эта информаци не имеет самосто тельного значени и дополн ет основную, котора хранитс в ПЗУ. Этим достигаетс , например, сокращение общего объема и оптимизаци программ, фиксируемых в ПЗУ. Однако указанное
свойство устройства не позвол ет формировать кодовые комбинадии на основе информации, считанной одновременно из ПЗУ и ППЗУ, что значитально повышает эффективность использовани ППЗУ при повышении пропускной способности устройства. Например, в команде перехода, хран щейс в ПЗУ, может быть заменен адрес перехода, если эта часть команды приформировываетс из ППЗУ, в другом случае в команде может быть заменен код операции, либо- гсризнаки ее модификации
Цель изобретени - повышение пропускной способности устройства.
Поставленна цель достигаетс тем что в устройство, содержащее блок посто нной пам ти, соединенный первым входом с выходом регистра адреса и первым входом блока полупосто нной пам ти, вторым входом - со вторым входом блока полупосто нной пам ти и входной шиной опроса, а третий вход с выходом регистра базового адреса, введены блок анализа кодов л блок анализа признаков, причем перва группа информационных входов блока анализа кодов со.единена с группой выходов блока посто нной пам ти, втора группа информационных входов с -группой выходов информационных разр дов блока полупосто нной пам ти , а группа управл ющих входов с соответствующими выхода1 и блока анализа признаков, первый, второй и третий входы которого подключены соответствен но к первому и второму выходам дополнительных разр дов бло ка полупосто нной пам ти и выходу регистра базового адреса, выходы блока анализа кодов вл ютс соответствующими выходными кодовыми ЩИ нами устройства,.а также тем, что блок анализа кодов содержит первую и вторую группы элементов И, группу элементов ИЛИ, выходы которых вл ютс соответствующими выходами блока, и группу элементов НЕ, входы которых вл ютс соответствующими управл квдими входами блокА, первые входы элементов И первой группы подключены к соответствующим входам первой группь информационных входов блока, а вторые входы - ко входам соответствующих элементов НЕ, группы первые входы элементов И второй группы соединеныС соответствующими входами второй группы информационныхВХОДОВ блока, а вторые входы - с,вы ходами соответствующих элементов НЕ группы, первые входы элементов ИЛИ группы соединены с выходами соответствующих элементов И первой группы, а вторые входы - с выходами соответствугацих элементов И второй группы , а также тем, что блок анализа признаков содержит два регистра, входы которых вл ютс соответственно
первым и вторым входами блока, схему сравнени , первый вход которой подключен к выходу второго регистра, второй вход к третьек у входу блока , а выход.- через злементыНЕ к первым входам элементов ИЛИ лруппь, выходы которых вл ютс соответствующими выходами блока, а вторые ВХОДЫ подключены к выходам соответствуквдих элементов И групйы/ первымивходами соединенных с выходами соответствующих разр дов первого регистра, а вторыми входами - с выходом схемы сравнени .
На фиг. 1 представлена блок-схема устройства; на фиг„2 - функциональна схема .блока анализа признаков.
Устройство содержит блок 1 посто нной пам ти, состо щий из М модулей 2 посто нной пам ти и группы элементов 3 ИЛИ, регистр 4 адреса, блок 5 полупосто нной пам ти, состо щий ИЗ модулей 6 и 7, блока 8 формировани кодов, состо щего из элементов 9 НЕ группы, элементов 10 ИЛИ группы, элементов 11 И первой группы и элементов 12 И второй группы, выходные кодовые шины 13 устройства, блок 14 анализа признаков, регистр
15базового адреса и входную шину
16опроса. Блок 14 анализа признаков включает схему 17 сравнени , элементы 18 И группы, элементы 19 ИЛИ
.группы, выходы 20 блока, элемент 121 НЕ, первый 22 и второй 23 регистры, второй 24, третий 25 и первый 26 входы блока.
Устройство работает след ющим образом.
Claims (2)
- По коду в регистре 15 выбираетс один из модулей 2 блока 1 посто нной пам ти, а по коду в регистре 4 при по влении сигнала на шИне 16 производ т считывание информации из выбранных модулей 2,6 и 7, причем из модул 6 - информационные разр ды, а из модул 7 - разр ды управл юдах признаков. Информаци , считанна из модул 7, расшифровываетс в блоке 14 который, в первую очередь, производит сравнение кода управл ющих признаков на входах 24 с содержимым регистра 15 поступак цим по входам 25. Если код текущего базового адреса на входах 25 не совпадает с кодом управл ющих признаков на входах 24, то с элемента21 НЕ на элементы 19 ИЛИ и выходы 20 блока на входы элементов 12 И выдаетс запрещающий сигнал, а на управл кадие входы элементов 11 и - разрешающий сигнал. Информаци , с-читанна с одного из модулей 1, проходит через элементы 3 ИЛИ, ИИ и 10 ИЛИ на выходнне-шины 13, а информаци , считанна из модул 6, блокируетс на элементах 12 И, в результате информаци на выходах 13 точно соответствует информации, считанной из блока 1. Если же коды на входах 24 и 25 совпа дают,, то в блоке 14 через элементы 18 И формируетс сигнал запрета определенных элементов 11 И. С помощью этого же сигнала, инвертированного на элементе 9 НЕ, открываютс одноименные элементы 12 И. В резул тате этого на выходных шинах 13 формируетс кодова комбинаци , составленна из информации, считанной из модулей 2 и 6. Таким образом, информаци , записанна в модуле 7, указывает номера, модулей блока 1 постойнной пам ти, а также адреса, при обращении к которым группа разр дов, также указанна в модуле 7, будет замаскирована и заменена rpynnofi разр дов, считанных из модул 6. Таким образом, устройство обеспечивает повышение пропускной способности и повышает эффективность использовани запоминающих устройств. По сравнению с известными устройствами дл обработки цифровых данных предлагаемое позвол ет сократить емкость ППЗУ, что снижает общую стоимость оборудовани . Формула изобретени 1..Устройство дл обработки цифро вых данных, содержеицее блок посто нной пам ти, соединенный первым входом и с выходом регистра адреса и первым входом блока полупосто нной пам ти, вторым входом - со вторым входом блока полупосто нной пам ти и входной шиной опроса, а третий с выходом регистра базового адреса, отличающеес тем, что, с целью повышени пропускной способности устройства, в него введены блок анализа кодов и блок анализа признаков, причем перва группа информационных входов блока анализа кодов соединена с г упйой выходов блока ПОСТОЯННОЙ пам т, втора груп па информационных входов - с группо выходов информационных разр дов .блок полупосто нной пам ти, а группа управл гацих входов - с соответствующими выходами блока анализа признаков первый, второй и третий входы которо подключены соответственно к первому и второму выходам дополнительных разр дов блока - полупосто нной пам ти и выходу регистра базового адреса, выходы блока анашиза кодов вл ютс соотбетствующигии выходными кодовыми щинами устройства. 2.Устройство по П.1, отличающеес тем, что блок анализа кодов содержит первую и вторуЛ группы элементов И, группу элементов ИЛИ, выходы которых вл ютс соответствующими выходами блока, и группу элементов НЕ, входы которых вл ютс сортветствукадими .управл ющими входами блока, первые входы элементов И. первой группы подключены соответственно к входам первой группы информационных входов блока, а вторые входы - ко входам-соответствующих элементов НЕ группы, первые входы элементов И второй группы соединены соответственно со второй группой информационных входов блока, а вторые входы - с выходами соответствующих элементов НЕ группы, первые входы элементов ИЛИ группы соединены, с выходами соответствующих элементов И первой группы, а вторые входы с выходами соответствующих элементов И второй группы. 3.Устройство по П.1, о т л ичающеес тем, что блок анализа признаков содержит два регистра . Входы которых вл ютс соответствен о первым и вторым вхсдс1МИ блока, схему сравнени , вход которой подключен к выходу второго {регистра, второй вход - к третьему входу блока, авыход через элементы НЕ - к первым входам элементов ИЛИ группы , выходы которых вл ютс соответствующими выходами блока, а вторые входы подключены к выходам соответствующих элементов И группы, первыми входами соединенных с выходами соответствукхцих разр дов первого регистра, а вторыми входами - с выходом схемы сравнени . Источники информации прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 489107, кл. G 06 F 11/00, 1973.
- 2.Авторское свидетельство СССР по за вке № 2412295/18-24-, кл. 6 Об F 15/06, 1976 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792750251A SU830394A1 (ru) | 1979-02-14 | 1979-02-14 | Устройство дл обработки цифровыхдАННыХ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792750251A SU830394A1 (ru) | 1979-02-14 | 1979-02-14 | Устройство дл обработки цифровыхдАННыХ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU830394A1 true SU830394A1 (ru) | 1981-05-15 |
Family
ID=20821012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792750251A SU830394A1 (ru) | 1979-02-14 | 1979-02-14 | Устройство дл обработки цифровыхдАННыХ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU830394A1 (ru) |
-
1979
- 1979-02-14 SU SU792750251A patent/SU830394A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3470542A (en) | Modular system design | |
EP0054588B1 (en) | Interactive data retrieval apparatus | |
SU830394A1 (ru) | Устройство дл обработки цифровыхдАННыХ | |
US4219881A (en) | Digital input control circuit | |
KR950004796A (ko) | 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 | |
KR0141079B1 (ko) | 메모리 맵방식 입출력영역의 자동인식 장치 | |
SU1107118A1 (ru) | Устройство дл сортировки чисел | |
US6742073B1 (en) | Bus controller technique to control N buses | |
SU991413A1 (ru) | Устройство дл определени максимального числа из группы чисел | |
SU1166111A1 (ru) | Устройство дл подключени источников информации с измен емыми приоритетами к магистрали | |
SU864288A1 (ru) | Устройство дл обслуживани запросов | |
SU951315A1 (ru) | Устройство дл сопр жени процессора с многоблочной пам тью | |
SU1575168A1 (ru) | Устройство дл выделени медианы трех чисел | |
SU591856A2 (ru) | Устройство дл сортировки данных | |
SU1633413A1 (ru) | Устройство дл управлени обменом ЭВМ с периферийными устройствами | |
SU1109753A1 (ru) | Устройство дл обслуживани запросов | |
SU1465889A1 (ru) | Устройство дл контрол датчика информации | |
SU613406A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU1755285A1 (ru) | Устройство дл выборки блоков пам ти | |
SU1265771A1 (ru) | Устройство дл динамического преобразовани адреса | |
SU868768A1 (ru) | Система дл решени задач математической физики | |
SU960828A1 (ru) | Устройство дл отладки программ | |
SU1277091A1 (ru) | Устройство дл сортировки чисел | |
SU898502A1 (ru) | Запоминающее устройство | |
SU1417003A1 (ru) | Устройство адресации оперативной пам ти |