Изобретение относитс к вычислительной технике и может найти применение в системах, используювдх измен емую дисциплину обслуживани . Известно устройство, содержащее у лы анализа состо ни канала, триггер запросов l. Недостатком такого устройства вл етс большой объем оборудовани . Наиболее близким по технической СУ1ЦНОСТИ и достигаемому результату к предлагаемому вл етс устройство, содержащее регистр адреса, регистр прерываний, элементы И, дешифратор 2, Недостатком такого устройства вл етс большой объем оборудовани . Цель изобретени -- сокращение объема оборудовани . Поставленна цель достигаетс тем что в устройство дл обслуживани запросов , содержащее регистр адреса, регистр прерываний, элемент И, причем группа входов регистра адреса соедине на с группой входов начального уровн прерывани устройства, введены блок приоритетов, дешифратор прерываний, дешифратор адреса, причем группа выходов регистра адреса соединена с группой входов дешифратора адреса, группавыходов дешифратора адреса соединена с первой грзгппой входов блока приоритетов , втора группа входов блока приоритетов соединена с группой запросных входов устройства, управл к цнй вход блока приоритетов соединен с запрещающим входом устройства, первый вход элемента И соединен с первьм управл ющим выходом блока приоритетов, второй вход элемента И соединен синхронизирующим входом устройства, второй управл ющий выход блока приоритетов соединен с блокирующим выходом устройства, группа выходов дешифратора приоритетов соединена с группой информационных выходов устройства, группа информациоиных выходов блока приоритетов соединена с группой ин- 38 формационных входов регистра прерываБлок приоритетов содержит группу элементов ИЛИ, группу элементов И и шифратор, причем первый вход каждого элемента И группы соединен с соответствующим входом второй группы входов блока, второй вход каждого элемен та И группы соединен с выходом соответствующего элемента ШШ групга , пер вый вход первого элемента соединен с управл ющим входом блока, второй вход первого элемента ИЛИ группы соединен с соответствующим входом, первой группы входов блока, первый вход дторого ;и последующих элементов ИЛИ группы j соединен с выходом соответствуклцего элемента И группы, второй вход второго и последующих элементов ИЛИ группы соединен с выходом предыдущего эле мента ИЛИ группы, третий вход второго и последукицих элементов ИЛИ группы соединен с соответстнующим входом второй группы входов блока, выход ка;ждого элемента И группы соединен с соотвётствузоцим входом пшфратора, группа выходов дешифратора соединена с группой информационных выходов бло ка первь1й выход шифратора соединен с первым управл ющим выходом лока, второй выход птфратора соединен со вторым урравл ющим выходом блока, вы ход последнего элемента ИЛИ группы соединен с соответствующим входог шифратора. На фиг. 1 изображена структзфна схема устройства; на фиг. 2 - схема блока приоритетов. Устройство содержит регистр 1 адреса дешифратор 2 адреса, блок 3 при оритетов. Элемент И 4, регистр 5 пре рываний, дешифратор 6 прерываний, входы 7-9 начального уровн прерывани , группа запросных входив 10-16 устройства, группа информационных вх дов устройства 17-23, синхронизирующий вход 24 устройства, блокирующий выход 25 устройства, запрещающий вход 26 устройства, группа элементов Или 27-33 блока приоритетов, гру па элементов И 34-40 блока приоритетов , шифратор 41 блока приоритетов, информационные выходы 42-44 блока пр оритетов, первый управл ющий выход 4 блока приоритетов, перва группа вхо дов 46-52 блока приоритетов. Устройство работает следующим образом . На входы 7-9 блока приоритета подаетс двоичный код начального уровн прерывани , который записываетс в регистр .1. Двоичный код, занесенный в регистр 1 преобразуетс дешифратором 2 в единичный код и подаетс на первую группу входов 46-52 блока приоритетов . На вторую группу входов блока приоритетов постзшают запросы от внешних устройств с группы запросных входов 10-16, Единичный код начального уровн прерывани подаетс на входы 46-52, св занные соответственно со входами группы элементов ИЛИ 27-33, На выходах элементов ИЛИ 27-33 формируютс сигналы запрета, которые поступают на запрещающие входы группы элементрв, И 34-40. Если логическа единица . . присутствует иа входе 48 блока приоритетов , что соответствует двоичному оду 111 в регистре адреса, то на вы-f Ьсоде элемента ИЛИ 27 установитс сигнал запрета, который непосредственно запретит элемент И 35, а через- элементы ИЛИ 28-33 запретит соответственно элементы 34-40. Таким образом, код 1J1 в регистре адреса полностью запирает блок приоритетов . Легко показать, что наличие логической единицы на любомиз входов 49-54 запрещает соответств5РЮщий элемент И 35-40 и все последующие . При коде 000 в регистре адреса , блок приоритетов полностью разрешен и обрабатывает все входные запросы Запросы от внешних устройств поступают иа входы 10-16. Если на входы устройства поступают одновременно несколько запросов, то код на выходах блока 3 соответствует тому сигналу запроса, приоритет которого выше. Приоритетность сигналов определ етс номерами входов, к которым они подключаютс . Так запрос, поступающий на вход 16, имеет низший приоритет, а на вход 10 - высший. Запрос от внешнего устройства поступает на вход одного из элементов И 34-40. Если на втором входе данного элемента запрет отсутствует , то на его выходе формируетс сигнал, который поступает на вход интегратора 41. Одновременно сигнал с выхода открытого, элемента И по-, ступает на все последующие элементы ШШ, запрещак цие все элементы И менее приоритетных входов. S Выходы всех элементов И поступают на входы шифратора 41. Так как на вы ходах элементов 34-40 в любой момент времени может присутствовать только один разрешающий сигнал, то на входе шифратора 41 присутствует единичный код, который преобразуетс в трехраз р дный нормальный двоичный код, поступающий на выходы 42-44. Вход 26 идентичен сигналу запрета прерывани высшего уровн и запрещает все элементы И 34-40. При отличном значении от нул кода на шинах 42-44 на выходе 45 формируетс управл ющий выходной сигнал блока 3. На выходе 25 сиг нал блокировки устанавливаетс в слу чае, если на любом из входов 10-16 установитс сигнал запроса или на вх дах 46-52 присутствует отличный от н л код начального уровн прерьгаани . Работа приоритета синхронизируетс сигналом, который поступает на вход 24. Сигнал вырабатываетс в конце каждого цикла св зи. При наличии разрешени на управлшощвм выходе 45 и сигнала на входе 24 включаетс элемент И 4. Занесение кода с выхода 42 44 блока 3 в регистр 5 производитс по заднему фронту сигнала на выходе элемента И 4. Дешифратор 6 преобразует двоичный код, содержащийс в регистре 5, в единичный код, поступающий на выходы 17-23. Приведенное устройство приоритета может воспринимать до семи сигналов запросов. При необходимости увеличить количество входов-выходов возможно применение двух и более данных устройств , соединенных последовательно. С этой целью в устройстве предусмотрены запрещайщий вход 26 и блокирующий выход 25. Дл последовательного соединени устройств приоритета блокирунмций выход первого устройства необходимо соединить с запрещающим входом второго устройства.Запрашивакицие входы первого устройства имеют более высокий при оритет по сравнению со вторым устройством . Лобой запрос, поступающий в первое устройство, запрещает не тоЬько запросы низшего уровн данного устройства, а и второе устройство. Таким образом, данное техническое решение позвол ет организовать наращивание количества входов-выходов уст ройства приоритета блочным способом. 88 Так как рег-истры адреса всех соединенных последовательно устройств приоритета программно доступны, то обеспечены широкие возможности блокировки и разрешени запросов во врем функционировани устройства. Применение шифратора дл кодовой свертки сигналов позвол ет значительно сократить расход оборудовани за счет уменьшени разр дности регистра прерьтани . Формула изобретени 1. Устройство дл обслуживани запросов , содержащее регистр адреса, регистр прерываний, элемент И, причем группа входов регистра адреса соединена с группой входов начального уровн прерывани устройства, отличающеес тем, что, с целью сокращени объема оборудовани , устройство содержит блок приоритетов, дешифратор прерываний, дешифратор адреса , причем группа выходов регистра адреса соединена с группой входов де шифратора адреса, группа выходов дешифратора адреса соединена с первой группой входов блока приоритетов, втора группа входов блока приоритетов соединена с группой запросных входов; устройства, управл ющий вход блока приоритетов соединен с запрещающим входом устройства, первый вход элемента И соединен с первым управл ющим выходом блока приоритетов, второй вход элемента И соединен с синхрони зирующим входом устройства, второй управл ющий выход блока приоритетов соединен с блокирук цим выходом устройства , группа выходов дешифратора приоритетов соединена с группой информационных выходов устройства, группа информационных выходов блока при- оритетов соединена с группой информационных входов регистра прерываний.