SU1236482A1 - Устройство переменного приоритета - Google Patents

Устройство переменного приоритета Download PDF

Info

Publication number
SU1236482A1
SU1236482A1 SU843827693A SU3827693A SU1236482A1 SU 1236482 A1 SU1236482 A1 SU 1236482A1 SU 843827693 A SU843827693 A SU 843827693A SU 3827693 A SU3827693 A SU 3827693A SU 1236482 A1 SU1236482 A1 SU 1236482A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
transfer
group
inputs
mask
Prior art date
Application number
SU843827693A
Other languages
English (en)
Inventor
Георгий Антонович Абрамович
Владимир Евгеньевич Калатай
Аркадий Михайлович Кривовяз
Original Assignee
Киевский Ордена Трудового Красного Знамени Завод Электронных Вычислительных И Управляющих Машин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Трудового Красного Знамени Завод Электронных Вычислительных И Управляющих Машин filed Critical Киевский Ордена Трудового Красного Знамени Завод Электронных Вычислительных И Управляющих Машин
Priority to SU843827693A priority Critical patent/SU1236482A1/ru
Application granted granted Critical
Publication of SU1236482A1 publication Critical patent/SU1236482A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при разработке устройств арбитража запросов в различных узлах ЭВМ. Цель изобретени  - уменьшение аппаратурных затрат и повышение быстродействи . Устройство содержит блок анализа масок, регистр масок, элемент ИЛИ, элемент задержки а также введенный блок элементов И-НЕ. Новым также  вл етс  выполнение блока анализа масок по схеме ускоренного переноса. Выходы регистра масок соединены с входами блока анализа масок таким образом, что i-й выход соединен с (1+1)-м входом,- а п-й выход - с первым входом, где п - количество входов устройства , 1 з.п.ф-лы, 2 ил. i (Л to со а 4;: 00 tsD

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам приоритетного обслуживани  запросов, и может быть использовано в различных системах обработки данных дл  организации доступа к общему ресурсу, например процессоров к общей пам ти в многопроцессорных комплексах.
Целью изобретени   вл етс  уменьшение аппаратных затрат устройства и повышение его быстродействи .
В качестве блока анализа масок используетс  известили узел ускоренного переноса.
Состо ние-.выходов узла ускоренного переноса в общем виде описываетс  следующим логическим выражещ1ем
И41
где С
Y;
(X
), (1)
П t 1
сигнал на i-м выходе переноса ,2,..., п); X - сигнал на входе образовани  переноса ,1,..., п-1); Y,, - сигнал на к-м входе образовани  переноса (,1,..., п-1),
., - сигнал на входе переноса из предыдущего разр да.
Таким образом, состо ние i-ro выхода переноса  вл етс  функцией сигнала на предыдущем выходе (i-1) и входов Y,. и Х;, .
В предлагаемом устройстве узел ускоренного переноса используетс  в новом качестве, а именно в качестве блока анализа масок, что позвол ет уменьшить аппаратурные затраты и повысить быстродействие устройства.
На фиг. 1 приведена блок-схема предлагаемого устройства переменног приоритета, на фиг. 2 - схема блока анализа масок при каскадном соединении узлов ускоренного переноса,,
Устройство переменного приоритет содержит группу входов 1 устройства блок 2 анализа масок с первой 3 и второй 4 группами входов и группой выходов 5, группу выходов 6 устройства , элемент ИЛИ 7, управл ющий вход 8 устройства, элемент 9 згщерж ки, регистр 10 масок с группой входов 11, выходов 12, входом 13 занесени  и входом 14 установки, блок элементов И-НЕ 15, вход 16 выбора режима приоритета, вход 17 начальной установки.
s
0
5
Блок 2 анализа масок реализован на узлах 18 ускоренного переноса с группой входов 19 распространени  переноса, группой входов 20 образо- вани  переноса, группой выходов 21 переноса из соответствующих разр дов ., входом 22 переноса из предыдущего разр да.
Устройство работает следующим образом.
В зависимости от значени  сигнала на входе 16 возможны два режима работы устройства: с фиксированным приоритетом при логической единице и с переменным приоритетом при логическом нуле.
В режиме фиксированного приоритета запросы источников распределены посто нно в следующей последовательности: запрос, поступающий на первый вход группы входов 1 устройства имеет всегда самый высокий приоритет, затем приоритет запросов соответственно уменьшаетс , запрос, поступающий на п-й вход группы входов 1 устройства, имеет самый низкий приоритет. На вход 16 устройства посто нно подаетс  уровень логической единицы, который поступает с выхода элемента ИЛИ 7 на вход 14 установки регистра 10 масок. При этом все выходы 12 регистра 10, кроме п-го, устанавливаютс  в единичное состо ние, а на п-м выходе устанавливаетс  уровень логического нул . Выходы 12 регистра 10 соединены с второй группой входов 4 блока 2 анализа масок, в качестве которых используетс  входы 20 образовани  переноса узла 18 ускоренного переноса. При подаче на соответствующий вход образовани  переноса узла ускоренного переноса сигнала логического нул , на соответствующем ему выходе переноса вьфабатываетс  сигнал ло-- гической единицы (1). Поэтому нулевой сигнал на выходе 12.п регистра 10, поданный на вход 4.1 блока 2 анализа масок, обеспечивает единичный уровень на выходе 5.1 блока 2. Дл  подключени  к магистрали или захвата общего ресурса источники подают запросы на входы 1 устройства уровнем логической единицы. Арбит-. раж запросов производитс , когда магистраль или ресурс свободны. В этом случае на управл ющий вход 8 устройства поступает уровень логи0
5
0
5
0
5
ческой единицы, а также через элемент 9 задержки - на третьи входы блока элементов И-НЕ 15. Таким образом , при по влении запроса самого высокого приоритетного уровн , поступающего на первый вход группы входов 1 устройства и на первый вход элемента И-НЕ 15.1, на выходе элемента И-НЕ 15.1 по вл етс  сигна нулевого уровн . Этот сигнал подаетс  на выход 6.1 устройства и указывает устройству с первым уровнем приоритета о разрешении зан ти  магистрали.
На всех выходах 12 регистра 10, кроме 12.п, посто нно вырабатываютс сигналы единичного уровн , поступающие на входы образовани  переноса 20 узла 18 ускоренного переноса.
При единичном состо нии сигнала на соответствующем входе образовани  переноса узла ускоренного переноса состо ние сигнала на соответствующем ему выходе переноса определ етс  состо нием сигналов на соответствующем входе распространени  переноса и предыдущем выходе переноса (1). На входы 19 распространени  переноса узла 18 ускоренного переноса подаютс  сигналы запросов от источников со сдвигом, т.е. i-й вход запроса подаетс  на (1+1)-й вход группы входов распространени  переноса, а п-й вход запроса подаетс  на первый вход группы входов распространени  переноса.
На первом выходе переноса 21.1 узла 18 ускоренного переноса посто нно вырабатываетс  сигнал единичного уровн , поэтому состо ние сигнала , на втором выходе 21.2 переноса определ етс  только состо нием сигнала на входе 19.2, т.е. сигналом запроса первого уровн . При его наличии сигнал на выходе 21.2 равен логическому нулю, следовательно, на выходе элемента И-НЕ 15.2 вырабатываетс  сигнал логической единицы. При нулевом значении сигнала на втором выходе переноса узла ускоренног переноса нулевое значение приобретают сигналы на третьем и всех последующих выходах переносов. Таким образом, нулевое значение приобретают сигналы на всех выходах 5 блок 2 анализа масок, кроме 5.1, единичное значение приобретают сигналы на выходах элементов И-НЕ 15.2, 15.3,. 15.п. Следовательно, при наличии
запроса первого уровн  вьфабатывает- с  только один сигнал разрешени  на выходе 6.1 устройства независимо от состо ни  сигналов на других входах устройства.
При отсутствии сигнала запроса первого уровн  на входе 1.1 устройства сигнал на выходе 6.1 устройства равен логической единице. Сигнал
на выходе 21.1 узла 18 ускоренного переноса теперь равен логической единице,  вл ющийс  разрешающим дл  выдачи на выходе элемента И-НЕ 15.2 сигнала разрешени  зан ти  магистрали устройству со вторым уровнем приоритета при наличии сигнала запроса второго уровн  на входе 1.2 устройства.
При этом аналогично обеспечиваетс  блокировка выдачи сигналов разрешени  зан ти  магистрали устройствам с более низкими приоритетами запросов.
Работа устройства в режиме переменного приоритета осуществл етс  дл  обеспечени  равномерного зан ти  магистрали всеми устройствами, -  вл ющимис  источниками запросов. В этом случае приоритеты запросов
источников располагаютс  по замкнутой цепочке. В исходном состо нии распределение приоритетов запросов такое же, как и при режиме фиксированного приоритета, т.е. запрос, поступающий на первый вход группы
входов 1 устройства, имеет самый высокий приоритет, затем приоритеты запросов соответственно уменьшаютс , запрос, поступающий на п-й вход группы входов 1 устройства, имеет самый
низкий приоритет.
После того, как некоторое устройство , выставл ющее запросы на i-й вход группы входов, получает управление магистралью, его запросам присваиваетс  самый низкий приоритет, а запросы других уровней соответствен но перестраиваютс  по замкнутой цепочке . Например, если первоначальное распределение приоритетов можно
представить в виде 1, 2, 3, 1-1, i, i+1,..., n, то после зан ти  магистрали устройством, выставл ющим . запросы на i-й вход группы входов 1, распределение приоритетов принимает
вид i+1, i+2,..., n, 1, 2, 3,..., i-1, i.
Такое динамическое перераспределение приоритетов обеспечивает равномерное зан тие магистрали всеми источниками запросов системы. Дл  работы устройства в режиме переменного приоритета на вход 16 посто нно подаетс  уровень логического нул При включении питани  на вход 17 подаетс  импульс единичным уровнем, который, поступа  с выхода элемента ИЛИ 7 на вход 14 регистра 10, обеспечивает начальную установку регистра 10. Все выходы 12 регистра 10, кроме п-го, устанавливаютс  в единичное состо ние, а на п-м выходе устанавливаетс  уровень логического нул . Таким образом, исходное состоние устройства такое же, как и при работе в режиме фиксированного приоритета.
Однако в этом случае единичнъй сигнал на входе 14 установки регистра 10 присутствует только при включении питани , в дальнейшем на входе 14 будет сигнал нулевого уровн , разреша  работу регистра 10 в режим занесени . После получени  запросов устройство осуществл ет их арбитраж так же, как и в режиме фиксированного приоритета. Разрешение нулевым уровнем выдаетс  только на одном из выходов 6 соответствующему запросу с наивысшим уровнем приоритета . После получени  сигнала разрешени  использовани  магистрали источник удовлетворенного запроса устанавливает на управл ющем входе 8 устройства уровень логического нул . По перепаду сигнала на входе 13 занесени  регистра 10 из уровн  логической единицы в уровень логического нул  в регистр 10 записываетс  информаци  с входов 11.1-ll.n регистра, соответствующа  состо нию выходов 6.1-6.п устройства. При выдаче сигнала разрешени  на выходе 6.1 устройства в i-й разр д регистра 10 записываетс  логический ноль, в остальные разр ды - логические единицы. Выходы регистра 10 масок соединены с входами блока 2 анализа масок, выполненного на узлах ускоренного переноса, таким образом, что i-й выход регистра (,2,..., п-1) соединен с входом второй группы входов блока, а п-й выход регистра соединен с первым входом второй группы входов блока. Таким образом, при нулевом сигнале на 1-м выходе регистра 10 масок нуле0
5
0
5
0
5
5
0
вой сигнал поступает на i-i-1-й вход образовани  переноса узла 18 ускоренного переноса.
При нулевом сигнале на этом входе образовани  переноса на выходе 21.1+1 узла 18 ускоренного переноса вырабатываетс  сигнал единичного уровн , поступающий на второй вход элемента И-НЕ 15.1+1. При наличии запроса на входе i+1-м группы входов 1 устройства, поступающего на первый вход элемента. И-НЕ 15.1+1, и при освобождении магистрали предыдущим источником запросов, когда на управл ющий вход 8 устройства поступает уровень логической единицы , поступающий через элемент задержки 9 на третьи входы элементов И-НЕ 15, на выходе элемента И-НЕ 15.1+1 вырабатываетс  сигнал разрешени  нулевого уровн . Таким образом, после зан ти  магистрали источником, выставл ющим запросы на 1-й вход устройства, наивысший приоритет получает источник, выставл ющий запросы на 1+1-и вход устройства. Источник, выставл ющий запросы на 1-й вход устройства, при этом получает самый низкий приоритет, так как удовлетворение его запросов происходит при отсутствии запросов всех других уровней. В остальном работа устройства осуществл етс  также, как и в режиме фиксированного приоритета.
При необходимости увеличени  числа входов блока 2 анализа масок возможно каскадное соединение узлов, ускоренного переноса (фиг. 2).
В этом случае выход 21.1 переноса из старшего разр да первого узла 18.1 ускоренного переноса соедин етс  с входом 22.2 переноса из предьщу- щего разр да второго узла 18.2 ускоренного переноса и т.д. Выход 21.п переноса из старшего разр да последнего узла 18.m ускоренного переноса соедин етс  с входом переноса из предьщущего разр да 22.1 первого узла 18.1 ускоренного переноса.

Claims (2)

1. Устройство переменного приоритета , содержащее блок анализа масок, элемент ИЛИ,элемент задержки,регистр масок,, о тл ичающе е с   тем, что,с целью уменьшени  аппаратурных затрат, в него введен блок элементов
И-НЕ, причем группа запросных входо устройства соединена с первой группой входов блока анализа масок и с первой группой входов блока элементов И-НЕ, группа выходов блока ана- лиза масок соединена с второй группой входов блока элементов И-НЕ, треть  группа входов которого подклчена к вьтоду элемента задержки, разрешаюсций вход устройства соедине с входом занесени  регистра масок и входом элемента задержки, вход начальной установки устройства соединен с пер.вым входом элемента ИЛИ, второй вход которого подсоединен к входу выбора режима приоритета устройства , выход элемента ИЛИ подсоединен к входу установки регистра масок, выходы блока элементов И-НЕ соединены с соответствующими инфор- мационными входами регистра масок и выходами устройства (,..., п, п - число запросов), i-й разр дный выход группы выходов регистра масок соединен с ()-м входом второй группы входов блока анализа масок, а п-й разр дный вьгход группы выходов регистра масок соединен с первы входом второй группы входов блока анализа масок.
2. Устройство по п. 1, отличающеес  тем, что блок анализа масок содержит m узлов ускоренп . .
ного переноса ( m - j где к - число входов распространени  переноса схемы ускоренного переноса), причем i-  (,..., ш) подгруппа входов первой группы ВХОДО9 блока анализа масок соединена с группой входов распространени  переноса i-ro узла ускоренного переноса, а п-й вход т-й подгруппы первой группы входов блока анализа масок соединен с первы входом группы входов распространени  переноса первого узла ускоренного переноса, втора  группа входов блока анализа масок соединена с соответствующими входами группы входов образовани  переноса узла ускоренного переноса, группа выходов блока анализа масок соединена с соответствующими выходами переносов из разр дов узла ускоренного переноса, выход переноса из старшего разр да каждого узла ускоренного переноса, кроме последнего, соединен с входом переноса из предыдущего разр да следующего узла ускоренного переноса, а выход переноса из старшего разр да последнего узла ускоренного переноса соединен с входом переноса йз- предьиущего разр да первого узла ускоренного переноса.
редактор Г Волкова
Составитель М.Сорочан Техред М.Ходанич
Заказ 3092/52 . Тираж 671Подписное
ВНИЙПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д. 4/5
Производственно-полигра)| 1ческое предпри тие, г. Ужгород, ул. Проектна , 4
фиг. 2
Корректор В.Бут га
SU843827693A 1984-12-19 1984-12-19 Устройство переменного приоритета SU1236482A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843827693A SU1236482A1 (ru) 1984-12-19 1984-12-19 Устройство переменного приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843827693A SU1236482A1 (ru) 1984-12-19 1984-12-19 Устройство переменного приоритета

Publications (1)

Publication Number Publication Date
SU1236482A1 true SU1236482A1 (ru) 1986-06-07

Family

ID=21152457

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843827693A SU1236482A1 (ru) 1984-12-19 1984-12-19 Устройство переменного приоритета

Country Status (1)

Country Link
SU (1) SU1236482A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1042021, кл. G 06 F 9/46, 1982. Авторское свидетельство СССР № 1042020, кл. G 06 F 9/46, 1982. Аналоговые и цифровые интегральные схемы./Под ред. С.В. Якубовского М.: Советское радио, 1979. *

Similar Documents

Publication Publication Date Title
SU1236482A1 (ru) Устройство переменного приоритета
SU1327106A1 (ru) Устройство распределени заданий процессорам
SU1624449A1 (ru) Устройство дл подключени источников информации к общей магистрали
SU1705826A1 (ru) Устройство приоритета
SU1168944A1 (ru) Устройство дл обслуживани запросов с переменными приоритетами
SU864288A1 (ru) Устройство дл обслуживани запросов
SU1236478A1 (ru) Устройство приоритета
SU1534459A1 (ru) Устройство дл обслуживани запросов с приоритетами
SU1495791A1 (ru) Устройство приоритета
SU1444808A1 (ru) Устройство дл распределени заданий
SU868760A1 (ru) Устройство динамического приоритета
SU1481762A2 (ru) Устройство дл распределени заданий процессорам
SU1015367A1 (ru) Многоуровневое устройство дл коммутации процессоров в многопроцессорной вычислительной системе
SU1361552A1 (ru) Многоканальное устройство приоритета
SU1259277A1 (ru) Устройство дл сопр жени процессоров в конвейерной вычислительной системе
SU1125626A1 (ru) Устройство дл управлени обслуживанием запросов
SU1532929A1 (ru) Устройство дл распределени задач между процессорами
SU1024902A1 (ru) Устройство дл выделени максимального числа
RU2023300C1 (ru) Устройство для анализа структуры ориентированного графа
RU2156U1 (ru) Устройство приоритета
SU1444769A1 (ru) Многоканальное устройство дл распределени задачи процессорам
SU976442A1 (ru) Устройство дл распределени заданий процессорам
SU1539775A1 (ru) Устройство дл комбинационно-логического управлени сложными системами
SU1322285A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1589275A1 (ru) Устройство переменного приоритета