SU1495791A1 - Устройство приоритета - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании мультипроцессорных систем с распределенной магистралью. Цель изобретени  состоит в повышении надежности в работе устройства за счет запрета на прохождение запросов от отказавшего вычислительного блока путем введени  режима маскировани  запросов, устанавливаемого мажоритарным голосованием. Устройство приоритета содержит каналы, каждый из которых включает в себ  элемент И-ИЛИ, элемент И-НЕ, элемент И, мажоритарный элемент, регистр, элемент ИЛИ-НЕ, два дешифратора, счетчик и элемент НЕ. При необходимости маскировани  запросов одного из вычислительных блоков на распределенной системной магистрали адреса устанавливаетс  комбинаци  сигналов, по которой на выходе дешифратора по вл етс  сигнал низкого уровн , который поступает на C-входы разрешени  регистров. Одновременно по вл етс  на распределенной системной магистрали данных слово маски с высоким уровнем в разр де, равном номеру отказавшего вычислительного блока, и низким уровнем в остальных разр дах. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании мультипроцессорных систем с распределенной магистралью.

Целью изобретени   вл етс  повышение надежности работы устройства за счет запрета на прохождение запросов .от отказавшего вычислительного блока путем введени  режима маскировани  запросов, устанавливаемого мажоритарным голосованием.

На чертеже представлена структурна  схема устройства.

Устройство содержит каналы 1, каждый из которых включает в себ  элемент И-ИЛИ 2, элемент И-НЕ 3, вход 4 запросов устройства, выход 5 разрешени  устройства, элемент И 6, мажори- тарный элемент 7, регистр 8, элемент ИЛИ-НЕ 9. Устройство содержит также дешифраторы 10 и I Г, счетчик 12, элемент НЕ 13, группу информационных входов 14 устройства, группу адресных входов 15 устройства, вход-16 сброса устройства, вход 17 захвата системной магистрали устройства вход 18 записи устройства.

4

со

СП

Ssl

со

Устройство работает следующим образом .

Установка устройства в исходное состо ние осуществл етс  с приходом сигнала на вход 16. При этом счетчик 12 устанавливаетс  в нулевое состо ние . Произвольна  комбинаци  сигналов , присутствун цих в исходном состо нии на входах мажоритарньтх эле- 10 противном случае

ваетс  нова  комбин водит к по влению н следующем по старши шифратора 11 . Если поступит запрос и о ван, то на выходе 5

низкий уровень и ос служивание запроса

запрос очередного п нала. В зависимости ходов дешифратора налов измен етс  по

ментов 7 всех каналов, приводит к , формированию на их выходах сигналов высокого уровн , что разрешает про- хождение сигналов запроса на пользование распределенной системой магист-15 ралью через элементы И 6, Сигналы запроса, поступающие на входы 4,име- .ют активный высокий уровень. Формирование сигнала запроса осуществл етс  тем вычислительным блоком, которому необходимо обращение к распределенной системой магистрали.

Сигналы запроса через элементы И 6 поступают на входы комбинационной схемы, состо щей из элементов И-ИЛИ 2, и на выходы элементов И-НЕ 3. Кодова  комбинаци ,присутствующа  на выходе счетчика 12 после установки.в исходное состо ние,при20

25

обслуживаетс  запрос очередного по старшинству ка нала. В зависимости от состо ни  вы ходов дешифратора 11 приоритет каналов измен етс  по циклу.

При отсутствии сигналов запроса на вjtoдax 4 и наличии Низкого уровн на любом выходе дешифратора на инверсных выходах элементов И-ИЛИ 2 всех каналов и на всех выходах 5 ус танов тс  высокие уровни, запрещающие доступ к распределенной системной магистрали всем процессорам. Если нав ды 4 одновременно поступ т сигналы запроса и ранее данные запросы не были замаскированы, т.е. обеспечено их прохождение через элементы И 6, то на инверсном выходе элемента И-ИЛИ 2 канала 1, на которьгй поступает низкий уройень с дешифратора 1

водит к формированию на младшем выхо- О устанавливаетс  высокий уровень, а де дешифратора П сигнала низкого уровн , который поступает на второй и третий входы элемента И-ИЛИ 2 канала 1 . Комбинационна  схема органа инверсных выходах элементов И-ЙЛИ 2 остальных каналов - низкие уровни. При низком уровне на входе на выходе 5 разрешени  данного кана ла сформируетс  сигнал с активным низким уровнем, разрешающим достзш к распределенной системной магистр ли вычислительному блоку, к котором подключен данный выход.разрешени ,

низована таким образом, что после установки в исходное состо ние на- ивысший приоритет присваиваетс  каналу с наименьшим номером. Если на вход 4 запроса на пользование распределенной системной магистралью по- йтзшит сигнал высокого уровн  и ранее данный запрос не бьт замаскиро- ван, т.е. обеспечено прохождение сигнала логической единицы через элемент И 6( на входы элемента И-НЕ 3 , то на инверсном выходе элемента И-ИПИ 2 устанавлива:етс  уровень ло- гиче ской единицы, а на инверсных выходах элементов И-ШШ 2 остальных каналов - уровни логического нул , При низком уровне на входе 17 на выходе 5;, сформируетс  сигнал с активным низким уровнем, разрешающим до- ступ к распределенной системной магистрали . Обслуживание данного запроса продолжаетс  до про влени  на входе 17 сигнала высокого уровн . С приходом этого сигнала на счетный вход счетчика 12 на его выходе устанавли0 противном случае

ваетс  нова  комбинаци , котора  приводит к по влению низкого уровн  на следующем по старшинству выходе де- , шифратора 11 . Если теперь на вход 4 поступит запрос и он не замаскирован , то на выходе 5- устанавливаетс 

5

0

5

низкий уровень и осуществл етс  обслуживание запроса данного канала.

обслуживаетс  запрос очередного по старшинству канала . В зависимости от состо ни  выходов дешифратора 11 приоритет каналов измен етс  по циклу.

При отсутствии сигналов запроса на вjtoдax 4 и наличии Низкого уровн  на любом выходе дешифратора на инверсных выходах элементов И-ИЛИ 2 всех каналов и на всех выходах 5 установ тс  высокие уровни, запрещающие доступ к распределенной системной магистрали всем процессорам. Если ды 4 одновременно поступ т сигналы запроса и ранее данные запросы не были замаскированы, т.е. обеспечено их прохождение через элементы И 6, то на инверсном выходе элемента И-ИЛИ 2 канала 1, на которьгй поступает низкий уройень с дешифратора 11,

устанавливаетс  высокий уровень, а

на инверсных выходах элементов И-ЙЛИ 2 остальных каналов - низкие уровни. При низком уровне на входе 17 на выходе 5 разрешени  данного канала сформируетс  сигнал с активным низким уровнем, разрешающим достзш к распределенной системной магистрали вычислительному блоку, к которому подключен данный выход.разрешени ,

При необходимости маскировани  запросов одного из вычислительных блоков на группе входов 15 устанавливаетс  комбинаци  сигналов, по которой на выходе дешифратора 10 по вл етс  сигнал низкого уровн , который поступает на входы управлени  записью регистров 8 Одновременно на группе блоков 14 по вл етс  слово маски С высоким уровнем в разр де, равном Номеру отказавшего вычислительного блока, и низким уровнем в остальные разр дах (позиционный код). Данное слово маски захшсываетс  в тот регистр , на стробйруищий вход которого приходит сигнал высокого уровн . Ус-i ловием формировани  стробйрующего сигнала  вл етс  наличие низкого уровн  на; соответствующем выходе 5. н

низкого уровн  на входе 18. Дл  получени  достоверного результата при голосовании посредством мажоритарного элемента достаточно совпадени 

I

слов маски от вычислительных

блоков, выполн вших идентичные вычислени . При этом на выходе мажоритарного элемента 7 соответствующего канала формируетс  низкий уровень, запрещающий прохождение запросов от отказавшего вычислительного блока.

Claims (1)

1. Формула изобретени 

   Устройство приоритета, содержащее элеме1 т НЕ, счетчик, первый дешифратор , каналы, каждый из которых содержит элемент И-ИЛИ, элемент И-НЕ причем в каждом канале первый вход элемента И-НЕ соединен с инверсным выходом элемента И-ИЛИ, пр мой выход которого соединен с первым входом элемента И-ИЛИ следующего канала, пр мой выход элемента И-ШШ последнего канала соединен с первьм входом элемента И-ИЛИ первого канала, вход захвата системной магистрали устройства подключен к входу элемента НЕ и к счетному входу счетчика, вход .сброса которого соединен с входом сброса устройства, группа выходов .счетчика соединена с группой входов дешифратора, каждый i-й (i ,...,п п - число запросов) выход которого соединен с вторьм и третьим входами элемента И-ИПИ i-ro канала, выход элемента НЕ соединен с вторым входом элемента И-НЕ каждого канала, выходы

   которых  вл ютс  соответствукшщми вы- 40 дом элемента И-НЕ своего канала,выходами разрешени  устройства, о т - ход которого соединен с первым вхо- личающеес  тем, что, с дом элемента ИЛИ-НЕ своего канала.

   целью повьшени  надежности работы устройства за счет запрета на прохождение запросов от отказавшего вычислительного блока путем введени  режима маскировани  запросов, устанавливаемого мажоритарным голосованием, в устройство введен второй дешифратор , а каждый канал содержит элемент

   0 ИЛИ-НЕ, регистр, мажоритарный элем мент И, причем группа входов второго дешифратора соединена с группой адресных входов устройства, выход второго дешифратора соединен с входом

   5 управлени  записью регистра каждого канала, группа входов которого подключена к группе информационных входов устройства, одноименные выходы. . регистров подключены к входам ритарных элементов одноименных каналов , выход мажоритарного элемента соединен с первьм входе элемента И своего канала, второй вход которого  вл етс  входом запросов устройства,

   5 выход элемента И каждого канала,кроме последнего, соединен с четвертые входом элемента И-ИЛИ следующего канала и с третьим входом элемента И-НЕ своего канала, выход которого

   0 подключен к первому входу элемента ИЛИ-НЕ своего канала, вторые входы элементов ИЛИ-НЕ всех каналов объединены и соединены с входом записи устройства, выход элемента ИЛИ-НЕ

   5 каждого канала подключен к тактовому входу регистра своего канала, вы ход элемента И последнего канала соединен с четвертым вход(4 элемента И-ИЛИ rfepBoro канала и с третьим вхо