SU1589277A2 - Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в многомашинных и многопроцессорных вычислительных системах. Цель изобретени  - повышение быстродействи  устройства. Устройство в каждом канале содержит триггеры 5-7, элементы И8-11, формирователи импульсов 12,13, элементы НЕ 14,15, элементы И-НЕ 16, 17, элемент задержки 18, блок 23 задержки. Устройство позвол ет организовать подключение абонентов к общей магистрали в соответствии с их приоритетами, которые могут оперативно измен тьс  при настройке вычислительной системы. 2 ил.

Description

1

(61 ) 1458873

(21 ) 4639245/24-24

(22) 18,01.89

(46) 30.08.90. Бюл. № 32

(72) В.В.Туравинин, С.Н.Ази,

В.В.Мажников и В.Г,Попов

(53) 681.325 (088.8)

(56)Авторское свидетельство СССР № 1458873. кл. G 06 f 9/46, 1987.

(54); МНОГС;КАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПРИОРИТЕТНОГО ПОДКЛЮЧЕНИЯ АБОНЕНТОВ К ОБЩЕЙ МАГИСТРАПИ

(57)Изобретение относитс  к вычислительной технике и может быть использовано в многомашинных и многопроцессорных вычислительных системах. Цель изобретени  - повышение быстродействи  устройства. Устройство в каждом канале содержит триггеры 5-7, элементы И 8-11, формирователи 12, 13 импульсов , элементы НЕ 14, 15, элементы И-НЕ 16, 17, элемент 18 задержки, блок 23 задержки. .Устройство позвол ет организовать подключение абонентов к общей магистрали в соответствии с их приоритетами, которые могут оперативно измен тьс  при настройке вычислительной системы. 2 ил.

Фиг.1

Иэооретение относитс  к вычислительной техшке, может быть применено в нoгoмaшннныx и .многопроцессор- ;ных вычислительных системах, исполь- эукхцих дл  обмене данными общую магас- траль (ом), и  вл етс  усовершенствованием изобретею1  по авт.. св..№ 1458873.

Цель изобретени  - повышение быс- тррдействи  устройства за счет вре- мейного назначени  максимально возмож- ного приоритета одному из каналов, I которые на данном зтапе функциониро- вани  устройства выделень в группу каналов, претендующих на захват ОМ. На фиг, 1 изображена структурна  Гсхема устройства на фиг, 2 - струк- ; турна  схема блока задержки (пример дл  вычислительной систе1УЫ, включаю- щей четыре абонента). : Устройство содержит (фиг. 1) шину

1 разрешени  ОМ, шину 2 запрещени  ОМ, сигнальную шину 3, каналы 4, к,зж- хдай из которых включает триггеры 5-7, элементы И 8-11, формирователи 12 и

13 импульсов, элементы НЕ 14 и 15, элементы И-НЕ 16 и 17, элемент 18 задержки ,, запросный вход 19 устройства, ответный вход 20 устройства, группу кодовых входов 21 устройства, выход 22 устройстваи блок 23 задержки.

Блок 23 задержки (фиг. 2) образуют регистр 24, элемент ИЛИ 25, узлы 26 задержки (по количеству разр дов ре- гистра), каждый из которых содержит элементы И 27 и 23 3 элемент 29 задержки , и узлы 30 переноса (на один меньше, чем количество разр дов регистра ), каждый из которых состоит из элементов И 31 и 32.

Соединение выходов соответствующих элементов каналов 4 на каждой из шин 1-3 реализует функцию МОНТАЖНОЕ И

Устройство работает еэтедующим об-

разом,

В исходном состо нии триггеры 5-7

наход тс  в нулево1м состо нии, на шинах 1-3 установлены сигналы логическо единицы, В случайные моменты времени источники информации (например, процессоры ) по мере необходимости передачи сообщений другим процессорам выдают на регистры 24 через соответствующие группы входов 21 парафазным ко- дом коды приоритетов (которые не NIO- гут GbVTb одинаковыми, но при настройке вычислительной системы могут опертивно измен тьс ), а на соответствующие входы 19 - сигналы, устанавливающие триггеры 5 соответствующ11х каналов 4 в единичное состо ние (процессоры и ОМ на фиг. 1 не показаны). Рассмотрим работу одного из каналов 4 (остальные каналы работают аналогично ). Сигнал с единичного выхода триггера 5 черр-з открытый элемент И 8 устанавливает триггер 6 в единичное состо ние , закрыва  при этом через шину 1 элементы И 8 всех каналов 4. Сигнал с единичного выхода триггера 6 через открытый элемент И 9 запускает формирователь 12 импульсов, который выдает одиночный импульс, поступающий на первый вход бЛока 23. Поскольку на регистрах 24 блоков 23 различных каналов 4 установлены различные коды, то сигналы на первых выходах блоков 23 различных каналов 4 по вл ютс  в различное врем  (тем раньше, чем вьш1е приоритет процессора, подключенного к данному каналу), Так, дл  четырехпроцессорной вычислительной системы коды приоритетов процессоров должны иметь следуюаий вид: 111, 011, 001, 000 (коды записаны в пор дке возрастани  приоритета). Если , например, в данное врем  на ОМ претендуют два процессора, имеющие первый и третий приоритеты, т.е. их коды приоритетов соответственно равны 000 и 011, то после поступлени  сигнала на первый вход блока 23, на регистре которого установлен код 000, на первом выходе этого блока 23 по вл етс  еди- ничный сигнал -через врем , которое обусловлено задержкой поступившего сигнала на элементе И 27 узла 26/1 и элемента ИЛИ 25 этого блока 23. На . первом выходе блока 23, на регистре 24 которого установлен код 011, по вл етс  сигнал через врем , обусловленное прохождением сигнала, поступающего на первый вход этого блока 23, через элемент И 28 и элемент 29 задержки узла 26, , элемент И 28 и элемент 29 задержки узла 2б2, элемент И 27 узла 265 и элемент ИЛИ 25 данного блока 23, После по влени  сигнала на первом выходе блока 23, имеющего максимальный приоритет, срабатывает эле- мент И 10 канала 4, к которому подключен наиболее приоритетизш процессор , и через выход 22 этому процессору выдаетс  сигнал, уведомл ющий его о том, что ОМ захвачена и он может, передавать по ней информацию. Этот же сигнал переводит триггер 7 рассмат1589277

риваемого канала в единичное состо ние , устанавлива  нулевой сигнал на шине 2, закрыва  (так как шина 2 реат- лизует функцию МОНТАЖНОЕ И) элементы И 9 и 10 и открыва  через элементы НЕ 14,элементы И 11 (по второму входу ) всех каналов. При этом к моменту выдачи сигнала с пер вого выхода блока 23 канала 4 (не захватившего ОМ), на регистре 24 которого установлен код 011, элемент И 10 этого канала 4 закрыт , а на выходе элемента И 11 который открыт в данном канале 4 по первому входу единичным сигналом с еди ничного выхода триггера 6, по третьему входу - единичным сигналом с выхода элемента НЕ 15, а по четвертому входу - единичным сигналом с выхода

И

32 узлов 3Cfg и

30,

; переноса уста- «.л

навливает триггер первого разр да регистра 24 в нулевое состо ние, т,е, временно придает данному 1$аналу 4 мак симальный приоритет, что обеспечива- ет в дальнейшем при захвате ОМ Спосле того, как ее освободит первый процес- сор) исключение задержки сигн;ала (на 10 первом выходе блока 23) на элементах И 28 и элементах 29 задержки узлов 26, и 26,2, задержки. После того, как в третьем канапе на втором выходе бло ка 23 по витс  единичный сигнал (он 15 по витс  при установке триггера первого разр да регистра 24 в нулевое состо ние), на выходе элемента И-НЕ 16, а следовательно, и на шине 3 уст навливаетс  нулевой сигнал, что исСИ1 HcUIwM V DOl Л: t- ПаХЗЛП . t. л ,/ и j «- -f

элемента И-НЕ 17, на первый вход кото-20 лшючает формирование новых импульсов рого подан нулевой сигнал с выходана выходе формировател  13 импульU J 1 J I I - /J on njrji.j- , -- - - - -- - - 1

элемента 18 задержки) по вл етс  единичный сигнал (высокий потендиал), по переднему фронту которого запускаетс  формирователь 13 импульсов, вы- даюощй одиночный импульс, поступакг- щий на элемент 18 задержки и на второй вход блока 23 данного канала 4. Этот сигнал через открытые элемент И 32 узла 302 переноса и элемент И 31 узла переноса 30, устанавливает .триггер второго разр да (фиг. 2) регистра 24 в нулевое состо ние, т.е. временно придает данному каналу 4 код приоритета 001, После этого в данном, канале 4 с выхода элемента 18 задержки на вход элемента И-НЕ 17 поступает oiuiH04Hbm импульс (единичный сигнал ), который приводит к кратковременному (на врем  действи  импульса) по влению на выходе элемента И-НЕ 17 нулевого сигнала, а после того, как на выходе элемента И-НЕ 17 вновь по витс  единичный сигнал, через элемент И 11 (вновь запускаетс  по переднему фронту единичного сигнала) фop иpoвaтeльlЗ импульсов, который выдает одиночный импульс, поступаю-  сий на элемент 18 задержки и на второй вход блока 23 данного канала 4, Этот сигнал через открытые элементы

25

сов.

фор мул а

изобретени

Многоканальное устройство дл  при оритетного подключени  абонеитов к - общей магистрали по авт.св. № 145887 отличающеес  тем, что, с 30 целью повышени  быстродействи , в

каждый канал устройства дополнительн введены два элемента И-НЕ и элемент задержки, причем дополнительный втор выход блока задержки соединен О пар вым входом первого элемента И-НЕ вт рой и третий входы которого соединен соответственно с выходом второ.го эле мента НЕ и с единичным выходом второго триггера, выход первого элемента И-Н

40 соединен с дополнительной сигнальной шиной устройства, выход второго формировател  импульсов соединен через элемент задержки с первым входом вто рого элемента И-НЕ, второй г ход и вы

45 ход которого соединены соответственн с дополнительной сигнальной шиной ус тройства и с дополнительным четверга входом четвертого элемента И, едщнич . ный выход первого разр да регистра

50 блока задержки  вл етс  дополнительным вторым выходом блока задержки.

И

32 узлов 3Cfg и

6

30,

; переноса уста- «.л

навливает триггер первого разр да регистра 24 в нулевое состо ние, т,е, временно придает данному 1$аналу 4 максимальный приоритет, что обеспечива- ет в дальнейшем при захвате ОМ Спосле того, как ее освободит первый процес- сор) исключение задержки сигн;ала (на первом выходе блока 23) на элементах И 28 и элементах 29 задержки узлов 26, и 26,2, задержки. После того, как в третьем канапе на втором выходе блока 23 по витс  единичный сигнал (он 5 по витс  при установке триггера первого разр да регистра 24 в нулевое состо ние), на выходе элемента И-НЕ 16, а следовательно, и на шине 3 устанавливаетс  нулевой сигнал, что исПаХЗЛП . t. л ,/ и j «- -f

0 лшючает формирование новых импульсов на выходе формировател  13 импульсов .

5

фор мул а

изобретени 

Многоканальное устройство дл  приоритетного подключени  абонеитов к - общей магистрали по авт.св. № 1458873, отличающеес  тем, что, с 0 целью повышени  быстродействи , в

каждый канал устройства дополнительно введены два элемента И-НЕ и элемент задержки, причем дополнительный второй выход блока задержки соединен О пар вым входом первого элемента И-НЕ вто- рой и третий входы которого соединены соответственно с выходом второ.го элемента НЕ и с единичным выходом второго - триггера, выход первого элемента И-НБ

0 соединен с дополнительной сигнальной шиной устройства, выход второго формировател  импульсов соединен через элемент задержки с первым входом второго элемента И-НЕ, второй г ход и вы45 ход которого соединены соответственно с дополнительной сигнальной шиной устройства и с дополнительным четвергам входом четвертого элемента И, едщнич- . ный выход первого разр да регистра

50 блока задержки  вл етс  дополнительным вторым выходом блока задержки.

I l.J

d УШа

Шмм У|И11И11|||1И I ill г Т iiiJr

3-0

LJ

I

Ф

.J

-/ разр д

Ьй PCfSMff

/

rI

Фиг. 2

Claims (1)

1. Формула изобретения

   Многоканальное устройство для приоритетного подключения абонентов к общей магистрали по авт.св, № 1458873, отличающееся тем, что, с 30 целью повышения быстродействия, в каждый канал устройства дополнительно введены два элемента Й-НЕ и элемент задержки, причем дополнительный второй выход блока задержки соединен б пер35 вым входом первого элемента И-НЕ« второй и третий входы которого соединены соответственно с выходом второго элемента НЕ и с единичным выходом второго -* триггера, выход первого элемента И-НБ 40 соединен с дополнительной сигнальной шиной устройства, выход второго формирователя импульсов соединен через элемент задержки с первым входом второго элемента И-НЕ, второй вход и вы45 ход которого соединены соответственно е дополнительной сигнальной шиной устройства и с дополнительным четвертым входом четвертого элемента И, единичный выход первого разряда регистра 50 блока задержки является дополнительным вторым выходом блока задержки.