SU660255A1 - Распределитель импульсов - Google Patents

Распределитель импульсов

Info

Publication number
SU660255A1
SU660255A1 SU762359994A SU2359994A SU660255A1 SU 660255 A1 SU660255 A1 SU 660255A1 SU 762359994 A SU762359994 A SU 762359994A SU 2359994 A SU2359994 A SU 2359994A SU 660255 A1 SU660255 A1 SU 660255A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
pulse
output
bit
zero
Prior art date
Application number
SU762359994A
Other languages
English (en)
Inventor
Вячеслав Васильевич Соломатин
Александр Васильевич Шанин
Владимир Иванович Горин
Борис Яковлевич Бурдаев
Original Assignee
Предприятие П/Я Г-6324
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-6324 filed Critical Предприятие П/Я Г-6324
Priority to SU762359994A priority Critical patent/SU660255A1/ru
Application granted granted Critical
Publication of SU660255A1 publication Critical patent/SU660255A1/ru

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

I
Изобретение относитс  к области импульсной техники и может быть использовано в многоканальных системах обработки информации дл  формировани  сигналов опроса или управ- лени , как управл емый распределитель импульсов.
Известен распределитель импульсов , каждый разр д которого выполнен на четырех потенциальных логических элементах 1.
Однако это устройство содержит большое количество элементов.
Известен распределитель импульсов каждый разр д которого содержит два элемента И-НЕ, элемент НЕ и RSтриггер , нулевой выход которого соединен с первым входом первого элемента И-НЕ, выход которого подключен к входу элемента НЕ и к первому входу второго элемента И-НЕ, выход последнего соединен с вторым входом первого элемента И-НЕ и нулевым входом RS-триггера, а второй вход второго элемента И-НЕ подключен к шине входного сигнала 2.
Однако это устройство отличаетс  сложностью.
Цель изобретени  - упрощение устройства.
2
Дл  этого в распределитель импульсов , каждый разр д которого содержит два элемента И-НЕ, элемент НЕ и RS-триггер, нулевой выход которого соединен с первым входом первого элемента И-НЕ, выход которого подключен к входу элемента- НЕ и к первому входу второго элемента И-НЕ, выход последнего соединен с вторым
0 входом первого элемента И-НЕ и нулевым входом RS-триггера, а второй вход второго элемента И-НЕ, подключен к шине входного сигнала, в каждый разр д введен элемент И, первый
Б вход которого соединен с выходом элемента НЕ данного разр да, второй вход - с выходом элемента И предыдущего разр да и с третьим входом второго элемента И-НЕ данного разр да.
На чертеже представлена схема предлагаемого распределител  импульсов дл  четырех разр дов.
5 Распределитель импульсов содержит п разр дов, каждый из которых имеет триггер 1 с раздельными входами, два элемента.И-НЕ 2 и 3, на два и три входа соответственно, элемент НЕ 4,

Claims (2)

  1. 0 элемент и 5 на два входа, шину 6 входиого сигнала, информационные шины 7 RS-триггеров и шину 8 св зи. Если опросу подлежат все каналы распределител  импульсов, то в начальный момент времени триггеры всех каналов -(разр дов) устанавливаютс  в единичное состо ние по информационным шинам 7. Если же опросу подлежат не все каналы, то единичное состо ние устанавливают триггеры тех каналов (разр дов) распредели ел  импульсов , которые соответствуют инфор мационным каналам, подлежа цим опросу Каждый импульс опроса, поступающий по шине б, производит опрос элементов И-НЕ 3 п -разр дного распределител  импульсов. Если хот  бы один RS-триггер KI -разр дного распределител  импульсов находитс  в единичном состо нии, то по шине 8 поступает запрещающий сигнал - логический О, который через элементы И 5 блокирует прохождение импульса опрос через элементы И-НЕ 3 с соответствую щего разр да по п-ый разр д распределител  импульсов. Если все первые триггеры до К-го разр да распредели тел  импульсов наход тс  в нулевом состо нии, то по шине 8 поступает сигнал логическа  , Предположим что в рассматриваемом распределител импульсов триггера К-го (Kt2)-ro разр дов установлены в единичное состо ние по информационным шинам 7 Поскольку в начальный момент времен импульс опроса, подаваемый по шине 6, отсутствует, на выходе элементов И-НЕ 3 всех разр дов будет сигнал логическа  единица. В св зи с тем, что триггера всех разр дов до К-го установлены в нулевое состо ние, то на выходе элемента НЕ 4 этих разр дов сформируетс  логическа  единица , и с помощью элементов И 5 по шине 8 наК-ый разр д поступит сигнал , соответствующий логической еди нице. Так как триггер 1 К-го разр да распределител  импульсов находит с  в единичном состо нии, то на выходе элемента И-НЕ 2 будет присутст вовать единичный потенциал, а на вы ходе элементов НЕ 4 - нулевой потен циал, который с помощью элементов И 5 блокирует элементы И-НЕ 3 с (К+1)-го разр да по ri-ый разр д ра пределител  импульсов. Приход щий импульс опроса по шине 6 пройдет через элемент И-НЕ 3 К-го разр да р пределитёл  импульсов на выход устр ства. Выходной импульс (логический О) своим передним фронтом устанавливает т|5иггер 1 К-го разр да ра пределител  импульсов в нулевое сое то ние и, поступа  на вход элемента И-НЕ 2, поддерживает единичный потенциал на входе элемента И-НЕ 3 течение времени существовани  импул са опроса. По окончании импульса оп роса триггер 1 К-го разр да будет fiaxoдитьc  в нулевом состо нии, при этом на входе элемента И-НЕ 3 будет присутствовать нулевой потенциал, а на вход элемента и 5 будет подан единичный потенциал. Следовательно, по окончании импульса опроса на выходе элемента И 5 К-го разр да распределител  сформируетс  логическа  единица и будет произведен анализ состо ний триггеров следующих разр дов распределител  импульсов. С приходом второго импульса опроса по шине 6 выходной импульс {логический О) будет сформирован на выходе элемента И-НЕ 3 (К+2)-го разр да, который своим передним фронтом устанавливает триггер 1 (К+2)-го.разр да распределител  импульсов в нулевое состо ние и, поступа  на вход элемента И-НЕ 2, поддерживает единичный потенциал на входе элемента И-НЕ 3 и нулевой потенциал на входе элемента И 5 в течение времени существовани  импульса опроса. По окончании импульса опроса триггер 1 (К+2)-го разр да будет находитьс  в нулевом состо нии, при этом на входе элемента 3 будет присутствовать нулевой потенциал, а на вход элемента И 5 будет подан единичный потенциал. Следовательно, по окончании импульса опроса на выхбде элемента И 5 (К+2)-го разр да распределител  сформируетс  логическа  единица и будет произведен анализ состо ний триггеров следующих разр дов распределител  импульсов. С приходом очередного импульса опроса выходной сигнал не сформируетс  ни по одному из каналов, так как все триггерь) распределител  импульсов будут находитьс  в нулевом состо нии и соответственно элементы И-НЕ 3 всех разр дов будут находитьс  под нулевым потенциалом запрета. Следовательно выходной сигнал формируетс  только в тех каналах распределител  импульсов , триггеры которых наход тс  в единичном состо нии. Если все триггеры наход тс  в нулевом .состо нии, то выходной сигнал не сформируетс  ни по одному из каналов. Измен   состо ни  триггеров можно в любой последовательности осуществл ть формирование выходных импульсов в соответствующих каналах распределител  импульсов. Предложенный распределитель импульсов отличаетс  простотой построени , имеет минимум межразр дных св зей, причем число входов используемых логических элементов не зависит от количества разр дов распределител  импульсов. Формула изобретени  Распределитель импульгсов, каждый разр д которого содержит два элемен5 та И-ИЕ, элемент НЕ и RS-триггер, нулевой выход которого соединен с первым Бходом первого элемента И-НЕ выход которого подключен к входу элемента НЕ и к первому входу второго элемента И-ПЕ, выход последнего соединен с вторым входом первого элемента И-ПЕ и нулевым входом RSтриггера , а второй вход второго элемента И-НЕ подключен к шине входного сигнала, отличающий с   тем, что, с целью упрощени , в каждый разр д введен элемент И, первый вход .которого соединен с выхоГ ) дом элемента НЕ данного разр да, второй вход - с выходом элемента И предыдущего разр да и с третьим входом второго элемента И-НЕ данного разр да . Источники информации, прин тые во внимание при экспертизе 1., Авторское свидетельство СССР 350179, кл: Н 03 К 23/02, 1970,
  2. 2. За вка 2049704/26-9, кл. Н 03 К 17/62, 1974, по которой прин то решение о выдаче авторского свидетельства.
    J
SU762359994A 1976-05-14 1976-05-14 Распределитель импульсов SU660255A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762359994A SU660255A1 (ru) 1976-05-14 1976-05-14 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762359994A SU660255A1 (ru) 1976-05-14 1976-05-14 Распределитель импульсов

Publications (1)

Publication Number Publication Date
SU660255A1 true SU660255A1 (ru) 1979-04-30

Family

ID=20661246

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762359994A SU660255A1 (ru) 1976-05-14 1976-05-14 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU660255A1 (ru)

Similar Documents

Publication Publication Date Title
SU660255A1 (ru) Распределитель импульсов
SU1120329A1 (ru) Многоканальное устройство приоритета
SU834940A2 (ru) Генератор импульсов с управл емойчАСТОТОй
SU970372A1 (ru) Многоканальное приоритетное устройство
SU855652A1 (ru) Устройство дл сравнени чисел
SU1283980A1 (ru) Преобразователь последовательного кода в параллельный
SU560222A1 (ru) Устройство дл преобразовани двоичного кода в код гре и обратно
SU959082A1 (ru) Многоканальное приоритетное устройство
SU790231A1 (ru) Устройство контрол импульсных последовательностей
SU1025015A1 (ru) Резервированное устройство дл синхронизации входных сигналов
SU877618A1 (ru) Регистр сдвига
SU1023323A1 (ru) Устройство дл извлечени кубического корн
SU1188876A1 (ru) Распределитель импульсов
SU1005021A1 (ru) Устройство дл сопр жени
SU1156085A1 (ru) Устройство дл подключени источника информации к общей магистрали
SU798818A1 (ru) Устройство дл сравнени двоичных чисел
SU798814A1 (ru) Устройство дл сравнени чисел
SU942028A1 (ru) Устройство дл синхронизации сигналов
SU941991A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1420653A1 (ru) Устройство дл синхронизации импульсов
SU1589277A2 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU511722A1 (ru) Распределитель импульсов
SU1686443A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1458873A2 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU631921A1 (ru) Многоканальное устройство дл управлени очередностью обращени к общему потребителю