SU941991A1 - Преобразователь двоичного кода в двоично-дес тичный - Google Patents

Description

(5) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении преобразователей , в частности в устройствах считывани  графической информации .

Известен преобразователь двоичного кода в дес тичный, содержащий шифратор , дес тичный счетчик, двоичные счетчики, блок опроса первую и вторую группы элементов И, многовходовой эле мент И СП.

Наиболее близким к предлагаемому по технической сущности и схемному ,5 построению  вл етс  преобразователь двоичного кода в двоично-дес тичный, содержащий группу элементов И, входы которых соединены с информационными входами преобразовател , блок опроса,20 дес тичный сметчик, состо щий из декад и последовательно соединенных с ними элементов задержки, регистр двоичного кода, шифратор, группу элементов ИЛИ, делитель, триггер, элемент И 2.

Недостаток известных преобразователей - относительно низкое быстродействие , св занное с последовательной обработкой двоичных разр дов и отсутствием учета нулевых значений двоичных разр дов.

Целью изобретени   вл етс  повышение быстродействи  преобразовател .

Поставленна  цель достигаетс  , тем, что 8 преобразователь двоичного кода в двоично-дес тичный, содержащий группу элементов И, первые входы ко торых соединены с информационными входами преобразовател , блок опроса, первый вход которого соединен с входом пуска преобразовател , дес тичный счетчик, состо щий из (п-1)-го эле , мента задержки и п декад, выходы каждой из которых, кроме п-й, соединены соответственно с входом элемента задержки , регистр двоичного кода, шифратор , группу элементов ИДИ, информа39 1 ционные входы которых соединены с выходами шифратора, выходы элементов ИЛИ группы соединены со счетными входами соответствующих декад дес тичного счетчика, выход -i -го элемента задержки i 1-(п-1), где п - число дес тичных разр дов, соединен с дополнительным входом (i+l)-ro элемента ИЛИ группы, введен формирователь последовательности импульсов, тактовый вход которого соединен с. тактовым выходом блока опроса,.выход сброса которого соединен с тактовым входом регистра двоичного кода, входами сброса декад и с входом сброса формировател  последовательности импульсов , тактовый выход которого сое динен с тактовым входом шифратора, информационный вход которого соединен -с выходом регистра двоичного кода и с первым информационным входом блока опроса, вторым информационным входом соединенного с входом логического нул  преобразовател , выход блока опроса которого соединен с входом опроса шифратора, вход переключени  блока опроса соединен с выходом конца пачки формировател  последовательности импульсов, ин }х рмационный вход регистра двоичного кода соединен с первой группой выходов элементов И, втора  группа выходов которого соединена с информационными входами первой декады дес тичного счетчика, а вторые входы всех элементов И группы соединены с входом пуска преобразовател . Кроме того, в преобразователе блок опроса содержит четыре группы элементов И, счетчик, генератор импульсов, два элемента НЕ, три элемента И, три элемента ИЛИ, триггер сброса, триггер переключени  групп и триггер управлени , единичный выход которого  вл етс  входом пуска блока опроса, нулевой вход соединен с выходом первого элемента ИЛИ и с единичным входом триггера сброса, а выход триггера управлени  соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом генератора импульсов и с первым входом третьего элемента И, второй вход которого соединен с единичным выходом триггера сброса, а выход третьего элемента И  вл етс  выходом сброса блока опроса и соединен с нулевым входом триггера сброса и с входом сброса счетчика, выходы которого соединены с входами элементов И перВОЙ группы, выходы которых  вл ютс  выходами опроса блока опроса и соединены с первыми входами второй и третьей групп элементов И, а -счетный вход счетчика соединен с выходом второго элемента ИЛИ, первый вход которого  вл етс  входом переключени  блока опроса, а второй вход соединен с выходам второго элемента И и нулевым входом триггера переключени  групп, выход которого соединен с третьим входом второго элемента И, а единичный вход триггера переключени  групп соединен с выходом третьего элемента ИЛИ и с входом первого элемента НЕ, выход которого соединен с третьим входом первого элемента И, выход которого  вл етс  тактовым вЬ:ходом блока опроса, информационный вход которого соединен с первыми входами элементов И четвертой группы и с вторыми входами элементов И второй и третьей групп, выходы которых соединены соответственно с входами первого и третьего элементов ИЛИ, выход j-го ( элемента И четвертой группы соединен с третьим входом элемента И третьей группы и кроме четвертого элемента И четвертой группы - с вторым входом {J -1) -го элемента И четвертой группы, второй вход п -го элемента И четвертой группы и третий вход п-го элемента И . третьей группы соединены с выходом второго элемента НЕ, вход которого  вл етс  вторым информационным входом блока, При этом в преобразователе формирователь последовательностей импульсов содержит дешифратор, группу из дев ти элементов ИЛИ и двоично-дес тичный ечетчик, тактовый вход и вход сброса которого  вл ютс  соответственно тактовым входом и входом сброса формировател  последовательности импульсов, выход конца пачки которого  вл етс  выходом переполнени  др;оично-дес тичного счетчика, разр дные выходы которого соединены с информационными входами дешифратора, тактовый вход которого соединен с тактовым входом формировател  последовательности импульсов, К-й выход дешифратора {К И9) соединен с входами с К-го по 9-й элементов ИЛИ группы , выходы элементов ИЛИ группы  вл ютс  тактовыми выходами формировател  последовательности импульсов. На фиг.1 дана блок-схема преобразовател  двоичного кода в двоичнодес тичный; на фиг.2 - функциональна схема блока опроса; на фиг. Зи функциональные схемы шифратора и фор мировател  последовательности импул сов соответственно. Преобразователь двоичного кода в двоично-дес тичный содержит группу элементов И, первые входы которых подключены к информационным входам 2 преобразовател , блок 3 опроса, подключенный к входу 4 пуска преобразовател , шифратор 5 дес тичный счет чик 6, содержащий счетные декады 7, 7к и элементы . задержки, регистр 9 двоичного кода, формировател 10 последовательности импульсов, группу 11 элементов ИЛИ . Выходы группы 1 элементов И, соответствующие трем младшим разр дам двоичного кода, соединены с соответствующими информационными входами первой счетной декады 7 дес тичного счетчика 6, оставшиес  выходы группы 1 элементов И св заны с входами регистра 9 двоичного кода, пр мые и инверсные выходы которого соединены с информационным входом d блока 3 опроса, а пр мые - с информационным входом м шифратора 5. Выход опроса в блока 3 опроса соединен со входом опроса и шифратора 5, тактовый выход L блока 3 опроса св зан с тактовым входом- формировател  10 последовательности импульсов. Выход сброса д блока 3 опроса соединен с нулевыми установочными входами счетных декад 7л 7 дес тичного счетчика 6 и регистра 9 двоичного кода и с входом сброса формировател  10 последовательности импульсов, выход конца пач ки е которого соединен с третьим вхо дом переключени  5 блока 3 опроса, тактовый выход ж. соединен с входом л опроса шифратора 5. Блок 3 опроса содержит (фиг.2) триггер 13 управлени , единичный установочный вход которого  вл етс  входом пуска блока 3 опроса, пр мой выход триггера 13 управлени  соединен с входом элемента И 1, другой вход которого подключен к выходу генератора 15 тактовых импульсов, а третий - к выходу элемента НЕ 16, выход элемента И k соединен с тактовым выходом 1 блока 3 опроса, выходы элементов И группы подключены к входам элемента ИЛИ 18, вы ход которого соединен с единичным установочным входом триггера 19, пр мой выход которого соединен с входом элемента И 20, выход которого соединен с входом элемента ИЛИ 21, вход которого подключен к входу f переключени  блока 3 опроса, выхоД элемента ИЛИ 21 подключен к счетному входу счетчика 22, информационные выходы которого св заны с входами элементов И группы, выходы которых подключены к выходу 6 опроса блока 3 опроса, вход элемента НЕ 2k подключен к нулевому потенциалу. Выходы элементов И группы соединены с первыми входами элементов И 2б 26 группы, вторые входы которых соединены с информационным входом d блока 3 опроса, выходы элементов И 26p-26j группы соединены с входами элемента ИЛИ 27, выход которого соединен с нулевым установочным входом триггера 13 управлени  и с единичным установочным входом триггера 28, пр мой выход которого св зан с входом элемента И 29, выход которого соединен с нулевым установочные входом триггера 28 и с входом сброса двоичного счетчика 22. Шифратор 5 в случае одновременного опроса четырех разр дов регистра 9 двоичного кода (фиг.З) содержит элементы И , первые входы которых подключены к информационному входу м шифратора 5 а вторые - к входу опроса и шифратора 5, выходы элементов И 30-45 соединены с соответствуюцими входами элементов ИЛИ 46-49, выходы которых соединены соответствующим образом с входами элементов И 50-64, а выходы элементов И 50-54 соединены с входами элементов И через элементы НЕ б5-б9. Вход опроса и шифратора соединен с входами элемента ИЛИ 70. Выходы элементов ИЛИ 71 -71j4g соединены с первыми входами элементов И 72 -72у+д, вторые входы которых подключены к тактовому входу л шифратора 5, а третьи - к выходу элемента ИЛИ 70. Формирователь 10 последовательности импульсов (фиг.4) содержит двоично-дес тичный счетчик 73, счетный вход которого подключен к тактовому входу г. формировател  10 последовательности импульсов, вход сброса двоично-дес тичного счетчика 73 подключен к входу сброса Э формировател  10 оследовательности импульсов, а выход 79 переполнени  двоично-дес тичного счетчика 73 к выходу 6 конца пачки формировател  10 последовательностей импульсов, разр дные выходы двоичнодес тичного счетчика 73 соединены с соответствующими входами элементов И 74-82, первые входы которых св заны с тактовым входом/2. формировател  10 последовательностей импульсов, выходы элементов И соединены с соответствующими входами элементов ИДИ 83-91 группы, а выходы элементов ИЛИ 83-91 подключены к тактовому выходу с формировател  10 последовательностей импульсов. Элементы И груп пы в совокупности образуют дешифратор 92. Преобразователь двоичного кода в двоично-дес тичный работает следующим образом. Перед началом работы производитс  начальна  установка всех триггеров преобразовател  двоичного кода в двоично-дес тичный в нулевое состо ние (цепи начальной установки на фиг.1 не показаны) После начальной установки преобразовател  двоичного кода в двоичнодес тичный на выходе элемента И 23 блока 3 опроса (фиг.2) по вл етс  сигнал (первый сигнал опроса)который Поступает на первые входы элементов И и на выход 6 блока 3 опроса. С выхода б блока 3 опроса первый сигнал опроса поступает на вход и шифратора 5 и ..далее на первые входы элементов И 30, 3, 38, 2 (фиг.З), например, в случае одновременного опроса четырех разр дов 2-2 двоичного кода. При поступлении на вход k устройства сигнала Пуск, поступающего на первые входы группы 1 элементов И, на вторые входы которых поступают информационные сигналы разр дов 2 двоичного кода, происходит запись трех нладших разр дов двоичного кода в первую счетную декаду 7 дес тичного счетчика 6, остальные разр ды 2 - з двоичного кода записываютс  в регистр 9 двоичного кода. Сигналы с пр мых и инверсных выходов разр дов регистра 9 двоичного кода поступают на вход с блока 3 опроса. С входа d блока 3 опроса сигналы с инверсных выходов разр дов 2 -2 двоичного кода поступают на входы элементов И , при этом, например, в случае одновременного оп; 1 роса четырех разр дов на входы элемеМта И 17 поступают инверсные сигналы первых четырех одновременно опрашиваемых разр дов 2-2 двоичного кода. Если опрашиваемые разр ды 2-2 двоичного кода наход тс  в нулевом состо нии, то на выходе элемента И 17, по вл етс  сигнал, так как на первом входе есть разрешающий сигнал опроса. Если хот  бы один из опрашиваемых разр дов, например, 2 -2, находитс  в единичном состо нии, то на выходе элемента И 17 сигнал отсутствует. Сигнал с выхода элемента И 17-f поступает на вход элемента ИЛИ 18 и далее на единичный установочный вход триггера 19, а также на вход элемента НЕ 16, с выхода которого сигнал поступает на третий вход элемента И И. Сигнал Пуск с входа преобразовател  поступает на единичный установочнь й вход триггера 13 управлени  (фиг.2)1 устанавлива  его в единичное состо ние, сигнал с пр мого выхода которого поступает на входы элементов И 14 и 20, на входы которых поступают также сигналы с выхода генератора 15 тактовых импульсов. При наличии сигнала на выходе элемента НЕ 16 (если хот  §ы один из одновременно опрашиваемых разр дов, например , двоичного кода находитс  в единичном состо нии) сигналы с генератора 15 тактовых импульсов проход т через элемент И 14 на выход блока 3 опроса. Пр мые сигналы разр дов 2 -2 двоичного кода поступают с регистра 9 двоичного кода на вход м шифратора 5. С входа м шифратора 5 (фиг.З) сигналы с пр мых выходов, например,первыЗ четырех опрашиваемых разр дов 2 -2 двоичного кода поступают на входы элементов И 30, 34, ЗЗ и первых входах которых уже присутствует сигнал опроса. Сигналы с выходов этих элементов поступают на входы элементов ИЛИ 46-49 с выходов которых сигналы поступают на ёходы элементов И 50-64, с помощью которых, а также с помощью дополнительно включенных элементов НЕ б5-б9 сигналы с выходов которых поступают на входы элементов И , осуществл етс  шифрование опрашиваемых разр дов двоичного кода.. Сигналы с выходов элементов И 50-64 поступают на входы элементов ИЛИ 71( , с выходов 99 которых сигналы поступают на первые входы элементов И ., на вторые входы которых поступают определенные последовательности импульсов с входа л шифратора 5 а на третьи сигналы опроса с входа и шифратора 5 Тактовые импульсы с выхода t блок 3 опроса поступают на вход г формиро вател  10 последовательности импульсов (фиг.) и далее на счетный вход двоично-дес тичного счетчика 73 и на входы элементов И , с помощью которых выдел ютс  все дев ть состо ний двоично-дес тичного счетчика 73. Тактовые импульсы с выходов этих элементов поступают на входы дев ти элементов ИЛИ 83-91. На первый элемент ИЛИ 83 заводитс  первое состо ние двоично-дес тичного счетчи ка 73, на вторюй элемент ИЛИ 8 первое и второе, на третий элемент ИЛИ 85- первое, второе и третье и т.д., на дев тый элемент ИЛИ 91 все дев ть состо ний двоично-дес тичного счетчика 73. Таким образом, на выходах элементов ИЛИ 83-91 выдел етс  соответственно от одного до дев ти импульсов. Тактовые импульсы с выходов элементов ИЛИ поступают на вход ж. формировател  10 последовательностей импульсов, на вход е которого поступает сигнал переполнени  двоично-дес тичного счетчика 73. Работа предлагаемого устройства основана на параллельном суммировании в счетных декадах 1 дес тичного счетчика б последовательностей импульсов, которые соответствуют сумме весов одновременно опрашиваемых разр дов двоичного кода. В табл.1, по сн ющей работу шифратора 5 (фиг.З) приведены различные комбинации состо ний четырех од|новременно опрашиваемых разр дов дво чного кода, старший разр д которого равен, например, 2 . В графе Код указаны разр ды, имеющие единичное состо ние среди четырех одновременно опрашиваемых разр дов двоичного кода в графе Число - числовой эквивалент , соответствующий сумме весов од новременно опрашиваемых разр дов дво ичного кода, в графе Сигнал опроса количество сигналов опроса, необходи мых дл  опроса всех разр дов двоичного кода, старший разр д которого равен, например, 2 °. 1 На выходах элементов И 72 -72q шифратора 5 может по витьс  люба  последовательность импульсов от одного до дев ти, котора  через группу 11 элементов ИЛИ 12 поступает на счетный вход первой счетной декады 7 дес тичного счетчика 6. На выходах элементов И 72,, может по витьс  люба  последовательность импульсов от одного до дев ти, котора  через элементы ИЛИ 12 поступает на счетный вход счетной декады 1 дес тичного счетчика 6. При переполнении счетных декад 7-f 7j дес тичного счетчика 6 перенос из предыдуи ей счетной декады в последующую осуществл етс  с помощью элементов задержки 8-j-8(;, сигналы с выходов которых поступают на входы группы 11 элементов ИЛИ ( фиг,2) На этом преобразование первых , например, четырех разр дов двоичного кода закончено. Сигнал переполнени  двоично-дес тичного счетчика 73 с выхода е формировател  последовательности импульсов (фиг,) поступает на вход 5 блока 3 опроса (фиг,2) дл  формировани  второго сигнала опроса следующих, например , четырех разр дов 2 -2° двоичного кода. Сигнал с входа б блока 3 опроса поступает на первый вход элемента ИЛИ 21, с выхода которого - на счетный вход счетчика 22, устанавлиг ва  его в новое состо ние. Информационные сигналы с выхода двоичного сметчика 22 поступают на входы элемента И 23i2 и на выходе этого элемента по вл етс  второй сигнал опроса, поступающий на вход элемента И 17, на другие входы которого с входа d блока 3 опроса поступают сигналы с инверсных выходов разр дов двоичного кода. Если хот  бы один из одновременно опрашиваемых разр дов двоичного кода находитс  в единичном состо нии , сигнал с выхода элемента НЕ 16, поступающий на вход элемента И 1Ц,. разрешает прохождение импульсов тактовой частоты, так как триггер 13.управлени  находитс  в единичном сдсто нии . Сигнал с выхода элемента И I. поступает на выход t блока 3 опроса и далее на счетный вход двоично-дес тичного счетчика 73. В дальнейшем работа преобразовател  двоичного кода в двоично-дес тичный аналогична описанной. Если все четыре одновременно опрашиваемые разр ды, например, наход тс  в нулевом состо нии, си1- нал с выхода элемента ИЛИ 18 устанав ливает триггер 19 в единичное состо ние , а сигнал с выхода элемента НЕ t6, поступающий на вход элемента И 1, запрещает прохождение импульсов тактовой частоты на выход t блока 3 опроса, т.е. в данном случае формирование последовательностей импульсо не происходит. Сигнал с пр мого выхода триггера 19 поступает на вход элемента И 20, на другой вход которого поступает разрешающий потенциал с пр мого выхода триггера 13 управлени , и поэто му импульс тактовой частоты генерато ( ja 15 тактовых импульсов поступает на вход элемента ИЛИ 21 и нулевой ус тановочный вход триггера 19, запреи а  дальнейшее прохождение серии импульсов через элемент И 20 (фиг.2). Тактовый импульс с выхода элемента ИЛИ 21 поступает на сметный вход двоично го счетчика 22, устанавлива  его в новое состо ние, и на выходе элемента И 23 по вл етс  третий сигнал опроса разр дов двоичного кода. В дальнейшем работа преобразовател  двоичного кода в двоично-дес тичный происходит аналогично описанному. Таким образом, если опрашиваемые, например, четыре разр да двоичного . кода наход тс  в нулевом состо нии, то на выходе t блока 3 опроса сигнал поступащий на вход г блока 10 форми ровани  последовательностей импульсов , отсутствует, а на выходе В блока 3 опроса по вл етс  следующий сиг нал опроса. Процесс преобразовани  двоичного кода в двоично-дес тичный про должаетс  до тех пор, пока не будут опрошены все разр ды двоич ного кода, записанного в регистр 9. Как только произойдет преобразова ние последних, например, четырех, разр дов двоичного кода в двоичнодес тичный , процесс преобразовани  заканчиваетс . Идентификаци  последних, например четырех опрашиваемых разр дов двоичного кода происходит следующим образом . На.первые входы элементов И 25п 25„.,....ZS с входа d блока 3 опроса поступают сигналы с инверсных ВЫХОДОВ соответствующих разр довj например , двоичного кода. На вторые входы элементов И 25, 25,,. ..., 25/1 поступает сигнал с выхода элемента НЕ 2 (фиг.2) поступающий также на первый вход элемента И 2(„, Сигнал с выхода элемента И 25п поступает на второй вход элемента И 25n-i на первый вход элемента И 2б,.-(фиг.2), сигнал с выхода элемента И 2Srj,a вход элемента И и на вход элемента И 26., сигнал с выхода элемента И 254 первый вход элемента И 263. На вторые входы элементов И 26, И 2бп-1 .. 2бз с входа блока 3 опроса поступают сиг- налы с пр мых выходов соответствующих разр дов 2, 2,...,2 двоичного кода, на третьи входы элементов И 2б„, 26f,,,... ,262. сигналы опроса с выходов элементов И блока 3 опроса, при этом на третьи входы элементов И 26 -26 поступают сигналы опроса с выхода элемента И 23о иэ третьи входы элементов И 2б26-fo сигнал опроса с выхода элемента И 23з 43 третьи входы элементов И 2бп-з 2бо - сигнал опроса с выхода элемента И 23 блока 3 опроса. Если, например, из последней группы опрашиваемых разр дов двоичного кода разр д 2 находитс  в единичном состо нии, то на выходе элементов И 25 25 высокий уровень, а на выходе элементов И 2б, ,, ,..,2б низкий уровень и только на выходе элемента И сигнал высокого уровн , который поступает на вход элемента ИЛИ 27. Если, например, последний разр д двоичного кода находитс  в единичном состо нии, то на выходе всех элементов И сигнал отсутствует (низкий уровень) и только на выходе элемента И 2бп сигнал высокого уровн , поступающий на вход элемента ИЛИ 27. С выхода элемента ИЛИ 27 сигнал поступает на нулевой установочный вход триггера 13 управлени , устанавлива  его в нулевое состо ние, в результате чего запрещаетс  прохождение тактовых импульсов с генератора 15 через элементы И 1А и 20. Сигнал с выхода элемента ИЛИ 27 поступает также на единичный установочный вход триггера 28, устанавлива  его в единичное состо ние, и на первом входе элемента И 29 по вл етс  разрещающий. 139 потенциал дл  прохождени  тактовых импульсов, поступающих на второй Ёход этого элемента с генератора 15 тактовых импульсов. Сигнал с выхода элемента И 29 поступает на нулевой установочный вход триггера 28, на вход сброса счетчика 22 и на выход Э блока 3 опроса. Сигнал с выхода 3 блока 3 опроса поступает на нулевые установочные входы счетных декад 7,,-7ц дес тичного счетчика 6, На нулевые установочные входы регистра 9 двоичного кода, на нулевой установочный вход двоично-дес тичного счетчика 73 блок 10 формировани  последовательностей импульсов, устанавлива  их в нулевое состо ние. После установки в нулевое состо ние двоичного счетчика 22 или регистра 9 двоичного кода с выхода элемента ИЛИ 27 прекращаетс  поступление сигнала Высокого уровн  на единичный установочный вход триггера 28 и сигналом с выхода элемента И 29 он устанавливаетс  в нулевое состо мне . На выходе элемента И 23 по вл  етс  сигнал опроса,поступающий на вход элемента И 17 и на выход В бло ка 3 опроса. Таким образом происходит подготов ка .устройства к приему следующего сигнала Пуск и преобразовани  двоичного кода в двоично-дес тичный. Врем  преобразовани  двоичного кода в двоично-дес тичный равно T {N-J-9S)/fn. N - количество импульсов опроса S - количество групп одновремен но опрашиваемых разр дов двоичного кода, имеющих хот 1 бы один из разр дов в опрашиваемой группе, установлен-j ный в единичное состо ние; частота следовани  тактовых импульсов. Количество импульсов опроса определ етс  из выражени  N entler где п - число разр дов преобразуемого двоичного кода; а - количество одновременно опрашиваемых разр дов двоичного кода. Дл  практических целей целесообразно воспользоватьс  упрощенным., выражением , получаемым из выражени  (t) при условии , определ ющим максимальное врем  преобразовани  двоичного кода в двоично-дес тичный Tl(. Максимальное врем  преобразовани  двоичного кода в двоично-дес тичный известного преобразовател  определ етс  из выражени  число разр дов преобразуемогде п го двоичного кода; п частота следовани  тактовых импульсов. 8 табл.2 приведен коэффициент увеЛ1чени  быстродействи  предлагаемого устройства относительно максимального времени преобразовани  двоичного кода в двоично-дес тичный в известном устройстве. Из табл.2 видно, что удаетс  повысить быстродействие преобразовател  не менее, чем в четыре раза.

ki

Claims (3)

1.Авторское свидетельство СССР № , кл. G Об F 5/02, 1976.

2.Авторское свидетельство СССР по за вке If 2671+65/2,кл. G Об F5/02, 1978 (прототип). 120 го элемента ИЛИ и с входом первого элемента НЕ, выход которого соединен с третьим входом первого элемента И, выход которого  вл етс  тактовым выходом блока опроса, информационный вход которого соединен с первыми входами элементов И четвертой группы и с вторыми входами элементов И второй и третьей групп, выходы которых соединены соответственно с входами первого и третьего элементов ИЛИ, выход J-ro (4тп) элемента И четвертой группы, соединен с третьим входом (j-l)-ro элемента И третьей группы и кроме четвёртого элемента И четвертой группы - с вторым входом (j-l)-ro элемента И четвертой группы, второй вход п-го элемента И четвертой группы и третий вход п-го элемента И третьей группы соединены с выходом второго элемента Н, вход которого  вл етс  вторым информационным входом блока.

3. Преобразователь по пп.1-2, отличающийс  тем, что в нем формирователь последовательностей импульсов содержит дешифратор, группу из дев ти элементов ИЛИ и двоичнодес тичный счетчик, тактовый вход и вход сброса которого  вл ютс  соотдвоично-дес тичного счетчика, ледовательности импульсов, k-й выход дешифратора () соединен с вхрдаI

0ui.f H

I

(fa г. г

щ

7/1

to

%

1

(PU2. У