SU1741270A1

SU1741270A1 - Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием

Info

Publication number: SU1741270A1
Application number: SU904777037A
Authority: SU
Inventors: Олег Николаевич Музыченко
Original assignee: Войсковая часть 31303
Priority date: 1990-01-02
Filing date: 1990-01-02
Publication date: 1992-06-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах обработки дискретной информации Цель изобретени - повышение быстродействи . Преобразователь содержит группу блоков 1.1-1-р преобразовани па

Description

Изобретение относитс к вычислительной технике и может быть использовано в системах обработки дискретной информации

Цель изобретени - повышение быстродействи .

На фиг. 1 представлена структурна схема преобразовател кода системы счислени с одним основанием в код системы счислени с другим основанием; на фиг. 2 - схема преобразовател дл случа входного 12-разр дного двоично-дес тичного и выходного двоичного кодов при

Преобразователь (фиг 1) содержит группу 1 блоков преобразовани параллельного кода и последовательности импульсов 1 1- 1 р, группу 2 блоков подсчета единиц в выходном коде 2.1-2 р. элемент И 3, блок 4 преобразовани параллельного кода в последовательности импульсов, информационные входы второй группы 5, информационные входы первой группы 6. выходы 7 преобразовател , выход 8 окончани работы , вход начальной установки 9. тактовый вход 10.

Блок 1.1 преобразовани параллельного кода в последовательности импульсов (i

1р) соединен входами с инфбрмационными входами 6 I первой группы, выходами - с соответствующими счетными входами блока подсчета единиц в выходном коде 2.i, тактовым входом - с тактовым входом 10 преобразовател , входом сброса - с входом 9 начальной установки преобразовател , а выходом окончани работы - с i-м входом элемента И 3, (р+1)-й вход которого соединен с тактовым входом 10 преобразовател , а выход - с тактовым входом блока 4 преобразовани параллельного кода в последовательности импульсов, соединенного информационными входами с выходами разр дов переполнени блоков подсчета единиц в выходном коде 2.1-2.(р-1). входом сброса - с

входом 10 начальной установки преобразовател выходом окончани работы - с выходом 8 окончани работы преобразовател , а выходами разр дов - со счетными входами вторых групп блоков 2.1-2.р подсчета единиц в выходном коде, блоки 2.1-2.р подсчета единиц в выходном коде группы соединены выходами разр дов результата .с информационными выходами 7.1-7.р преобразовател , входами сброса с входом 9 начальной

установки преобразовател , а информационными входами - с информационными входами второй группы 5 1-5.р преобразовател .

Блок 1.1 преобразовани параллельного

кода в последовательности импульсов (фиг.2) содержит распределитель импульсов 12, группы элементов И 15, элементы ИЛИ 11.

Блок 4 преобразовани параллельного

кода в последовательности импульсов 4 содержит распределитель импульсов 12 элементы И 15.

Блок 2. i подсчета единиц в выходном коде (фиг.2) содержит счетные триггеры TJ и

элементы ИЛИ 14.

Функционирование устройства происходит следующим образом.

Входной код подаетс на информационные входы 5.1-5-р второй группы и записываетс в блоки 2.1-2.р подсчета единиц в выходном коде группы. Одновременно входной код подаетс на информационные входы 6.1-б.р первой группы и поступает на информационные входы блоков 1 1-1.р преобразовани параллельного кода в последовательности 4импульсов. После установки блоков 2 группы на тактовый вход 10 устройства подаютс тактовые импульсы, при этом блоки 1.1-1.р преобразовани параллельного кода в последовательности импульсов преобразуют единичные сигналы на своих информационных входах в импульсы на соответствующих выходах, поступающие на

счетные входы первой группы блоков 2.1-2.р подсчета единиц в выходном коде группы, которые их подсчитывают. По окончании преобразовани входного кода каждый из блоков 1.1 преобразовани входного кода в последовательности импульсов формирует на своем выходе окончани работы единичный сигнал и самоблокируетс , т.е. перестает формировать импульсы на своих выходах. При по влении единичных сигналов на выходах окончани работы всех блоков 1.1 преобразовани параллельного кода в последовательности импульсов группы тактовые импульсы с входа 10 начинают проходить через элемент И 3 на тактовый вход блока 4 преобразовани параллельного кода в последовательности импульсов, который преобразует коды с выходов разр дов переполнени блоков2.1-2.р-1 подсчета единиц в выходном коде в последовательности импульсов на соответствующих выходах , которые поступают на счетные входы второй группы блоков 2 2-2 р подсчета единиц в выходном коде группы, чем обеспечиваетс компенсаци отсутствующих переносов между блоками 2 группы. По окончании работы блок 4.преобразовани параллельного кода в последовательности импульсов самоблокируетс и формирует на выходе окончани работы единичный сигнал , поступающий на выход 8 окончани работы устройства, свидетельству об окончании преобразовани входного кода. Выходной код снимаетс с выходов 7.1-7.р блоков 2.1-2-р подсчета единиц в выходном коде группы.

Таким образом, предложенный преобразователь обеспечивает повышение быстродействи .

Claims

Формула изобретени Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием, содержащий группу блоков преобразовани параллельного кода в последовательности импульсов.

группу блоков подсчета единиц в выходном коде и элемент И, причем выходы окончани работы блоков преобразовани параллельного кода в последовательности импульсов

5 группы и тактовый вход преобразовател соединены соответственно с входами элемента И, вход начальной установки преобразовател соединен с входами сброса блоков преобразовани параллельного ко0 да в последовательности импульсов группы и с входами сброса блоков подсчета единиц в выходном коде группы, тактовый вход преобразовател соединен с тактовыми входами блоков преобразовани параллельного

5 кода в последовательности импульсов группы , информационные входы которых соединены с соответствующими информационными входами первой группы преобразовател , о т л и ч а-ю щ и и с тем, что. с целью повышени быстродействи , он содержит дополнительный блок преобразовани параллельного кода в последовательности импульсов , причем выходы разр дов k-ro (k 1-р, р - количество параллельно преобразу- емых групп разр дов ехидного кода) блока преобразовани параллельного кода в последовательности импульсов группы соединены с соответствующими счетными входами первой группы k-ro блока подсчета

0 единиц в выходном коде группы, выходы разр дов результата блоков подсчета единиц в выходном коде группы соединены соответственно с информационными выходами г,:у T -реобразовател , выход окон5 чан т р: С ;, « которого соединен с выходом гкен1Г|ч работы дополнительного блока r.feoJ. золени параллельного кода в по- следгч ательности импульсов, тактовый вхс :, м :.од сброса которого соединены со0 ответ ч аенно с выходом элемента И и с входом начальной установки преобразовател , информационные входы второй группы которого соединены с информационными входами соответствующих блоков подсчета

5 единиц в выходном коде группы, выходы разр дов переполнени блоков подсчета единиц в выходном коде, кроме р-ro, группы соединены соответственно с информационными входами дополнительного блока

0 преобразовани параллельного кода в последовательности импульсов, выходы разр дов которого соединены соответственно со счетными входами вторых групп блоков подсчета единиц в выходном коде, кроме

5 -первого, группы.