SU1444752A1

SU1444752A1 - Суммирующее устройство

Info

Publication number: SU1444752A1
Application number: SU874274173A
Authority: SU
Inventors: Олег Григорьевич Кокаев; Владимир Семенович Кисленко; Давид Амехо
Original assignee: Ленинградский Электротехнический Институт Им.В.И.Ульянова (Ленина )
Priority date: 1987-07-01
Filing date: 1987-07-01
Publication date: 1988-12-15

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано при разработке устройств обработки цифровой информации, осуществл ющих обработку массивов чисел . Целью изобретени вл етс упро- .щение конструкции устройства. До достижени цели в устройство, содержащее две группы элементов И 1, 2 и преобразователь 3 двоичного кода в уплотненный код, введены дополнительно группа элементов ИЛИ 4 и блок 5 контрол нечетности. При этом цифра результата формируетс на выходе блока контрол нечетности, а группа элементов ШШ формирует сдвинутый на один разр д код количества единиц дл осуществлени последовательного по разр дам параллельного по словам-метода суммировани . 1 ил. (Л с

Description

4 4iik 4 Ч СЛ

Изобретение относитс к вычислительной технике и может быть использовано при разработке устройств обработки цифровой информации, осущест вл ющих обработку массивов чисел.

Цель изобретени - упрощение конструкции устройства.

На чертеже изображена структурна схема предлагаемого устройства.

Устройство содержит группы элементов И 1 и 2, преобразователь 3 двоичного кода в уплотненный код (ПДУ), группу: элементов ШШ 4,включающую (п - 1) элемент ИЛИ, где п .- количество входов устройства, блок 5 контрол нечетности (БКН), вход 6 синхронизации, информационные входы 7.и выход 8 результата.

Устройство работает следующим об- разом.

На входы 7 устройства поступают одноименные разр ды всех слс1гаемых, начина с младших разр дов, которые через элементы И 1 поступают на вхо- ды ПДУ 3 в течение тактового импульса по входу 6. Данный тактовый импульс также пропускает на вторую . группу входов ПДУ 3 признак переноса , сформированного на предыдущем такте суммировани . На выходе ПДУ 3 формируетс уплотненньй код, соответствующий количеству логических единиц в кодах, которые поступили по первой и второй группам входов. В случае если количество логических 1 в уплотненном коде будет нечетно , то на выходе БКН 5 будет сформировано значение результата, равное логической 1, в противоположном случае - О. Уплотненный код с выходов ПДУ 3, кроме первого, также поступает на группу элементов ИЛИ 4, котора формирует признак переноса в следующем такте работы. Общее числ тактов вычислени суммы равно

m N + log ,

где n - количество слагаемых; N -, разр дность слагаемых.

Пусть необходимо просуммировать следующие п ть слагаемых: 101101, 110110, 011101, 110111, 100101. Обрабатываемые срезы на выходах элементов И 1 имеют вид: 10111, 01010, 11111, 10100, ото, IIO ll. .

В течение первого тактового импульса , поданного на вход 6 синхро- ниэ1ации, на вход ПДУ 3 подаетс разр дный срез младших разр дов слагаемых 10111 и признак переноса 0000, так как в исходном состо нии на всех выходах ГЩУ 3 присутствовали логические О, поэтому признак переноса на выходах группы элементов ИЛИ 4 будет сформирован нулевым. На выходе ПДУ 3 сформируетс код 000001111. Насто щий код четный, поэтому с выхода БКН 5 на выход 8 результата поступит О, а признак переноса равен 0011. Подача следующего разр дного среза на информационные входы 7 и тактово го сигнала на вход 6 синхронизации возможна с периодом, равным

5

0

5 п Q с

5

0

5

- L + П В V

+ г

,1

где , .

fT ПВУ -U/tu

и L соответственно

задержки сигналов на элементе И, ИПИ и ПДУ.

К моменту поступлени на входы ПДУ 3 второго разр дного среза, подаваемого в момент поступлени второго импульса синхросигнала, и равного 01010, на вторую часть его входов поступит признак переноса 0011. На выходе ПДУ 3 сформируетс код 000001111. Данный код четный, поэтому значение результата равно О, а признак переноса 0011.

В третьем такте работы устройства на входы ПДУ 3 Поступ т коды 111.11 и 0011. После преобразовани получим уплотненньй код 0011 11111. Данньй код нечетньй, поэтому БКН 5 сформирует значение результата 1, а приз - нак переноса, получаемьй с выходов группы элементов ИЛИ 4, будет равен 0111.

Аналогичным образом устройство продолжает работу до получени восьмого разр да суммы. Полученный результат равен 11011100. В седьмом и восьмом тактах на входы элементов И 1 поступают нулевые коды.

Claims

Формула изобретени

Суммирующее устройство, содержащее первую и вторую группы элементов И и преобразователь двоичного кода в .уплотненный код, причем первые входы элементов И первой группы подключены к входу синхронизации устройства, вторые входы элементов И первой группы соединены с информационными входами устройства,- выходы элементов И первой группы подключены к соответ 1444752

ствующим входам первой группы преоб- динены с вторыми входами элементов разовател двоичного кода .в уплот- ИЛИ группы, выходы которых подключе- ненный, отличающеес тем, ны к первым входам соответствукщих что, с целью упрощени конструкции, элементов И второй группы, вторые устройство содержит группу из п - 1 входы которых соединены с входе элементов ИЛИ, где п - количество ий- синхронизации устройства, выходы эле- формационных входов устройства, и ментов И второй группы подключены к

блок контрол нечетности, причем вы-. входам второй группы преобразовател ходы четных разр дов преобразовател ю двоичного кода в уплотненный код, двоичного кода в уплотненный код сое- выходы которого соединены с входами динены с первыми входами соответст- блока контрол нечетности, выход вующих элементов ИЛИ группы, а нечет- которого подключен к выходу резуль- ные выходы, начина с третьего, сое- тата устройства.