SU1683008A1

SU1683008A1 - Устройство дл суммировани @ последовательных чисел

Info

Publication number: SU1683008A1
Application number: SU894748927A
Authority: SU
Inventors: Валерий Георгиевич Дровянников
Original assignee: Научно-производственное объединение "Ротор"
Priority date: 1989-10-11
Filing date: 1989-10-11
Publication date: 1991-10-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в вычислительных устройствах последовательного типа и в преобразовател х кодов. Целью изобретени вл етс расширение области применени устройства за счет возможности суммировани последовательности чисел, подаваемых младшими разр дами вперед. Устройство дл суммировани п последовательных чисел содержит тактовый генератор 1, два элемента И 2, 3, распределитель 4 импульсов, группу элементов И 5, два элемента ИЛИ 6, 7, реверсивный счетчик 8, коммутатор 9, регистр 10 сдвига, вход 11 разрешени приема информации , вход 12 слагаемых и вход 13 синхронизации подачи последовательных чисел. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах последовательного типа и в преобразователях кодов.

Целью изобретения является расширение области применения устройства за счет возможности суммирования последовательных чисел, подаваемых младшими разрядами вперед.

Функциональная схема устройства представлена на чертеже.

Устройство для суммирования η последовательных чисел содержит тактовый генератор 1, первый и второй элементы И 2, 3, распределитель 4 импульсов, группу из п-1 элементов И 5(п - количество входных чисел), первый и второй элементы ИЛИ 6 и 7, реверсивный счетчик 8, коммутатор 9 и регистр 10 сдвига, соединенные между собой функционально. Устройство имеет вход 11 разрешения приема информации, η входов 12 слагаемых и вход 13 синхронизации подачи последовательных чисел.

Устройство работает следующим образом.

Коммутатором 9 выбирается режим работы устройства с последовательными кодами, поступающими старшими или младшими разрядами вперед. Состояние коммутатора, представленное на чертеже, обеспечивает режим приема кодов старшими разрядами вперед. При отсутствии раз решающего, прием информации сигнала на входе 11 и сигнала синхронизации подачи последовательных чисел на входе 13 устройства реверсивный счетчик 8 и распределитель 4 импульсов находятся в нулевом состоянии. При поступлении разрешающего сигнала на вход 11 реверсивный счетчик 8 переводится в рабочее состояние. При поступлении на вход 13 сигнала синхронизации подачи последовательных чисел на входе 12 слагаемых формируются значения первых разрядов суммирующих чисел, при этом на первые к входов (0< к<п) поступают слагаемые, а на остальные (п-к) входы поступают вычитаемые числа. Положительные числа поступают на вход 12 в прямом, а отрицательные - в дополнительном коде.

После поступления сигнала синхронизации на вход 13 распределитель 4 импульсов с выдержкой, позволяющей входным сигналам установиться, вырабатывает последовательно п+1 сигналов. Первый сигнал осуществляет сдвиг информации в реверсивном счетчике 8 и регистре 10 сдвига, причем в реверсивном счетчике 8 при приеме младшими разрядами вперед осуществляется сдвиг вправо (при этом младший разряд реверсивного счетчика 8 сдвигается в регистр 10 сдвига), а при приеме кодов старшими разрядами вперед осуществляется сдвиг влево и прибавление значения разряда первого слагаемого. Следующие сигналы поступают последовательно на первые входы п-1 элементов Иби осуществляют прибавление (или вычитание) значений разрядов чисел к содержимому реверсивного счетчика 8. Последний (п+1)-й импульс с распределителя 4 импульсов осуществляет прибавление значения разряда первого числа к содержимому реверсивного счетчика 8, если установлен режим приема чисел младшими разрядами вперед. После выработки п+1 сигналов распределитель 4 импульсов останавливается, а после окончания сигнала синхронизации подачи последовательных чисел на входе ' 13 устанавливается в исходное положение, Частота генератора 1 выбирается, исходя из быстродействия применяемых элементов, а длительность сигнала синхронизации подачи последовательных чисел на входе 13 формируется с таким расчетом, чтобы за время его действия успевали выработаться все п+1 сигналов распределителя 1 импульсов.

При поступлении нового сигнала синхронизации на вход 13 и следующих разрядов последовательных чисел на входе 12 цикл повторяется. После окончания m циклов в случае, если установлен режим приема чис.+г: старшими разрядами вперед, результат сложения η последовательных гп-разря дных чисел можно считать а параллельном коде чтением разрядов реверсивного счетчика 8 или в последовательном коде, подавая на вход реверсивного счетчика 8 команды сдвига и считывая поочередно разряды результата, Если установлен режим приема чисел младшими разрядами вперед, то результат вычислений можно считывать 'в том же коде с выхода) первого разряда реверсивного счетчика 8 параллельно с приемом с задержкой на п+1 период частоты тактового генератора 1 или после окончания приема всех разрядов чисел в параллельном коде с выходов регистра 10 сдвига и реверсивного счетчика 8.

Предлагаемое устройство позволяет при высоком быстродействии осуществлять операции сложения и вычитания произвольного количества аргументов, представленных в последовательном коде, подаваемых или старшими, или младшими разрядами вперед, преобразовывать последовательные коды, подаваемые как старшими, так и младшими разрядами вперед, а параллельный код, а также преобразовывать последовательный код, подаваемый .младшими

1683υϋ<ί разрядами вперед, в последовательный •код, подаваемый старшими разрядами впе,ред и наоборот.

Claims

Формула изобретения

Устройство для суммирования η последовательных чисел, содержащее тактовый генератор, первый элемент И, распределитель импульсов, группу из п-1 элементов И (п - количество входных чисел), первый и второй элементы ИЛИ и реверсивный счетчик, вход сложения которого соединен с выходом первого элемента ИЛИ, вычитающий вход - с выходом второго элемента ИЛИ, а установочный вход - с входом разрешения приема информации устройства, вход синхронизации подачи последовательных чисел которого соединен с управляющим входом распределителя импульсов и с первым входом первого элемента И, второй вход которого соединен с выходом тактового генератора, а выход первого элемента И· соединен с информационным входом распределителя импульсов, первый выход которого соединен с входом управления параллельной записью информации реверсивного счетчика, выходы с второго по п-й распределителя импульсов соединены соответственное первыми входами элементов И группы, вторые входы которых соединены соответственно с информационными входами с второго по η-й устройства, выходы первых (к-1)-го (0< к<п)^элементовИ группы соединены с входами первого элементе ИЛИ, а выходы остальных (п-к) элементов И группы соединены с входами второго элемента ИЛИ, отличающееся тем, что, с целью расширения области применения устройства за счет возможности суммирования последовательных чисел, подаваемых младшими разрядами вперед,-в него введены коммутатор, первый вход которого соединен с первым информационном входом устройства, остальные [1од₂п] входов соединены с [log₂n] выходами младших разрядов реверсивного счетчика, а первая группа из [1од2оВ-1 выходов коммутатора соединена с [log₂n}+1 младшими разрядами информационных входом реверсивного счетчика, второй элемент И, первый вход которого соединен с (п+1}-м выходом распределителя импульсов, а выход второго элемента И соединен с k-мвходом первого элемента ИЛИ, и регистр сдвига, установочный вход которого соединен с входом разрешения приема информации устройства, вход синхронного сдвига вправо - с первым выходом распределителя импульсов, последовательный информационный вход - с вторым выходом второй группы из [1одгп]+1 выходов комму; татора. первый выход второй группы которого соединен с вторым входом второго элемента И, а остальные [1од₂п}-1 выходы этой группы соединены соответственно с [1од₂п}-1 младшими разрядами информационных входов реверсивного счетчика.