SU1649676A1

SU1649676A1 - Преобразователь кодов

Info

Publication number: SU1649676A1
Application number: SU884651920A
Authority: SU
Inventors: Мирослав Юрьевич Катков
Original assignee: Предприятие П/Я А-3517
Priority date: 1988-12-22
Filing date: 1988-12-22
Publication date: 1991-05-15

Abstract

Изобретение откоситс к вычислительной технике, может найти примене15 ние в системах передачи информации по цифровым каналам и позвол ет преобразовывать не только последовательный код в параллельный, но и параллельный в последовательный. Преобразователь кеда содержит триггеры 1 и 10, элементы 2,3,1.1, элемент И 12, генератор 4 тактовых импульсов, регистры 5 и 7 сдвига, элемент НЕ 6, счетчик 8 импульсов, блок 9 сравнени , элемент ИЛИ 13 и регистр 14 управлени . 1 ил.

Description

3D 0 1

Изобретение относитс к вычислительной технике и может найти применение в системах передачи информации по цифровым каналам.

Целью изобретени вл етс расширение функциональных возможностей преобразовател .

На чертеже представлена функциональна блок-схема преобразовател . JQ

Преобразователь кодов содержит первый триггер I, первый и второй элементы И 2 и 3, генератор 4 тактовых импульсов, первый регистр 5 сдвига , элемент НЕ 6, второй регистр 7 сдвига, счетчик 8 импульсов, блок 9 сравнени , второй триггер 10, третий п четвертый элементы И 11 и 12, элемент ИЛИ 13 и регистр 14 управлени .

На чертеже позици ми 15 - 17 обо- 2Q значены соответственно информационный вход и первый и второй входы управлени преобразовател , позицией 18 - выход преобразовател .

Регистры 5 и 7 вл ютс К-разр д- 25

ными, К , где п - максимальна разр дность входной кодовой комбинации (п - четное число) .

Счетчик 8 импульсов и регистр 14 вл ютс N-разр дными,

lo82n NЈpop n + 1 . Преобразователь работает следующим образом.

В регистр 14 управлени заноситс

код константы , характеризующий длину преобразуемой кодовой комбинации , где m - фактическа длина преm - ,40

30

35

образуемой кодовой комбинации четное число, причем mgn.

При преобразовании последовательного кода в параллельный преобразователь оаботарт следуюпим образом.

На вход 16 начала сообщени поступи- 45 Разр дов параллельного т-разр дного

нечетных кодовых импульсов в регист ре 5 сдвига.

Элемент И 3 открываетс инверсны ми импульсами с элемента НЕ 6 и про пускает четные разр ды (2.4...) код вых комбинаций на вход регистра 7 сдвига. Происходит накопление и сдв четных кодовых импульсов в регистр 7 сдвига. Накопление и сдвиг кодовы импульсов в регистрах 5 и 7 сдвига происходит до тех пор, пока блок 9 сравнени не определит, что состо ние счетчика 8, считающего количест прин тых нечетных импульсов, сравн лось с константой С, записанной в р гистр 14 управлени . Сигнал с выход блока 9 сравнени поступает на вход триггера 1. устанавлива его в тако состо ние, при котором закрываютс элементы И 2 и 3 и останавливаетс нератор 4 тактовых импульсов. Налич сигнала на выходе блока 9 сравнени свидетельствует об окончании преобр зовани последовательного и-разр дн кода в параллельный m-разр дный код который сформирован так, что в т/2 разр дах регистра 5 сдвига сформиро ны нечетные разр ды, а в т/2 разр д регистра 7 сдвига - четные разр ды.

При обратном преобразовании в га/ разр ды регистра 5 сдвига занос тс нечетные разр ды параллельного т-ра р дного кода, в п/2 разр ды регистр сдвига - четные разр ды параллельно m-разр дного кода. Сигнал, поступаю щий на вход 17 начала сообщени , ус танавливает триггер 10 в такое полож ние, которое запускает генератор 4 тактовых импульсов и открывает элем ты 11 и 12. Одновременно на входы эл ментов 11 и 12 с выходов регистров и 7 сдвига соответственно поступают последовательности четных и нечетны

ет сигнал, устанавливающий триггер 1 в такое положение, которое запускает генератор 4 тактовых импульсов, вырабатывающий импульсы типа меандр, и открывает элементы И 2 и 3. Одновре- 50 менно с шины 15 поступает последовательность кодовой комбинации, частота поступлени которой в два раза выше, чем частота генератора 4 тактовых импульсов . Элемент И 2 открываетс пр - 55 мыми импульсами с генератора 4 тактовых импульсов и пропускает нечетные разр ды (1,3,...) на вход регистра 5 сдвига. Происходит накопление и сдвиг

кода.

Нечетные разр ды синхронизированы пр мыми импульсами с генератора 4 тактовых импульсов, а четные - инверсными с .элемента НЕ 6. Элемент И 11 открываетс пр мыми импульсами с генератора 4 тактовых импульсов, а элемент И 12 - инверсными с элемента НЕ 6.

Таким образом, с выходов элемент И 11 и 12 на входы элемента ИЛИ 13 поочередено поступают четные и нечетные импульсы, а на выход 18 посту пает последовательный га-разр дный

j

Q

0

5

нечетных кодовых импульсов в регистре 5 сдвига.

Элемент И 3 открываетс инверсными импульсами с элемента НЕ 6 и пропускает четные разр ды (2.4...) кодовых комбинаций на вход регистра 7 сдвига. Происходит накопление и сдвиг четных кодовых импульсов в регистре 7 сдвига. Накопление и сдвиг кодовых импульсов в регистрах 5 и 7 сдвига происходит до тех пор, пока блок 9 сравнени не определит, что состо ние счетчика 8, считающего количество прин тых нечетных импульсов, сравн лось с константой С, записанной в регистр 14 управлени . Сигнал с выхода блока 9 сравнени поступает на вход триггера 1. устанавлива его в такое состо ние, при котором закрываютс элементы И 2 и 3 и останавливаетс генератор 4 тактовых импульсов. Наличие сигнала на выходе блока 9 сравнени свидетельствует об окончании преобразовани последовательного и-разр дного кода в параллельный m-разр дный код, который сформирован так, что в т/2 разр дах регистра 5 сдвига сформированы нечетные разр ды, а в т/2 разр дах регистра 7 сдвига - четные разр ды.

При обратном преобразовании в га/2 разр ды регистра 5 сдвига занос тс нечетные разр ды параллельного т-раз- р дного кода, в п/2 разр ды регистра 7 сдвига - четные разр ды параллельного m-разр дного кода. Сигнал, поступающий на вход 17 начала сообщени , устанавливает триггер 10 в такое положение , которое запускает генератор 4 тактовых импульсов и открывает элементы 11 и 12. Одновременно на входы элементов 11 и 12 с выходов регистров 5 и 7 сдвига соответственно поступают последовательности четных и нечетных

Разр дов параллельного т-разр дного

кода.

Таким образом, с выходов элементо И 11 и 12 на входы элемента ИЛИ 13 поочередено поступают четные и нечетные импульсы, а на выход 18 поступает последовательный га-разр дный

5 н

код, сформированный из параллельного. Формирование последовательной кодовой комбинации продолжаетс до тех пор, пока блок 9 сравнени не определит, что состо ние счетчика 8, считающего количество переданных нечетных импульсов , сравн лось с константой С, записанной в регистр 14 управлени . Сигнал с выхода блока 9 сравнени поступает на вход триггера 10, устанавлива его в такое состо ние, при котором закрываютс элементы 11 и 12 и останавливаетс генератор 4 тактовых импульсов. Наличие сигнала на выходе блока 9 сравнени свидетельствует об окончании преобразовани параллельного n-разр дного кода в последовательный .

Claims

Формула изобр етени

Преобразователь кодов, содержащий первый триггер, выход которого соединен с первыми входами первого и второго элементов И и с первым входом генератора тактовых импульсов, выход которого соединен непосредственно с вторым входом первого элемента И и с входом управлени первого регистра сдвига и через элемент НЕ с вторым входом второго элемента И и с входом управлени второго регистра сдвига, выходы первого и второго элементов И соединены с информационными входами соответственно первого и второго регистров сдвига, третьи входы первого

0

6766

и второго элементов И объединены и вл ютс информационным входом преобразовател , первый вход первого триггера вл етс первым входом управлени преобразовател , отличающий- с тем, что, с целью расширени функциональных возможностей преобразовател путем обеспечени пр мого и обратного преобразований кодов, в преобразователь введены счетчик импульсов , блок сравнени , второй триггер , третий и четвертый элементы И, элемент ИЛИ и регистр управлени , выходы которого соединены с первыми входами блока сравнени , выход которого соединен с вторым входом первого триггера, с первым входом второго триггера и с входом установки счетчика импульсов, выходы которого соединены с вторыми входами блока сравнен ни , выход второго триггера соединен с вторым входом генератора тактовых импульсов и с первыми входами третье5 го и четвертого элементов И, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого вл етс выходом преобразовател , выходы первого и второго регистров сдвига соединены с вторыми входами соответственно третьего и четвертого элементов И, третьи входы которых объединены с входами управлени соответственно первого и второго регистров сдвига, второй вход второго триггера вл етс вторым входом управлени преобразовател .

5

0

0

5