SU1651383A1

SU1651383A1 - Преобразователь биимпульсного кода в бинарный

Info

Publication number: SU1651383A1
Application number: SU894696957A
Authority: SU
Inventors: Александр Игоревич Калмыков; Анатолий Станиславович Кандауров; Владимир Моисеевич Левшин; Александр Иванович Фомичев
Priority date: 1989-04-11
Filing date: 1989-04-11
Publication date: 1991-05-23

Abstract

Изобретение относитс к импульсной технике и. может использоватьс в системах передачи цифровой информации дл преобразовани биимпульсного кода Манчестер 2 в бинарный код без возврата к Преобразователь содержит универсальный регистр 1, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2, 3 и имеет информационный и тактовый входы 4, 5, тактовый и информационный выходы 6 и 7 о 2 ил.

Description

о ел

оо

00

оо

Фиг.1

.Изобретение относитс к импульсной технике и может использоватьс к системах передачи цифровой информации ,

Целью изобретени вл етс упрощение преобразовател

На фиг и 2 показаны функциональна схема преобразовател и временные диаграммы, по сн ющие его работу .

Преобразователь содержит (фиг.1) универсальный регистр 4, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3, информационный и тактовый входы 4 и 5, тактовый и информационный выходы 6 и 7 о

Преобразователь работает следующим образом

На вход 4 преобразовател поступают данные в коде Манчестер 2 (фиг„2а)е На вход 5 поступает последовательность тактовых импульсов, период следовани которых равен 4/16 длительности битовой посылки кода Манчестер 2 (на фиг„26 дл простоты изображен каждый четвертый импульс этой последовательности).

При отсутствии св зи выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 с входом управлени режимом работы регистра 1 в режиме синхронного сдвига задержка входного сигнала по первому выходу составл ет J/2 длительности битовой посылки, по второму выходу - 3/4 длительности, по третьему выходу - длительность битовой посылки. При одинаковых логических уровн х сигналов на первом и втором входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 с выхода этого элемента на вход управлени режимом работы регистра J поступает логический О, обеспечивающий последовательный синхронный сдвиг входного сигнала в регистре 1„ При разны логических уровн х сигналов на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 с выхода этого элемента на управл ющий вход регистра 1 поступает сигнал, обеспечивающий параллельную синхронную запись (фиг02в). По фронту тактового импульса в регистр I заноситс входной сигнал (фиг.2а)0Вид сигнала на втором выходе регистра 1 представлен на фиг.2д.

На третьем выходе регистра 1, вл ющемс информационным выходом 7 преобразовател , по вл ютс данные в коде без возврата к нулю (фиг„2е).

0

5

0

5

0

5

0

5

0

5

Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2 суммирует по модулю два сигналм с первого и третьего выходов регистра 1, и на выходе 6 преобразовател формируютс тактовые импульсы (фиг.2ж).

Рассмотрим преобразование первых бит последовательности 110100 (фиг„2а).

В исходном состо нии все разр ды регистра 1 установлены в единичное состо ние. Через восемь тактов входных тактовых импульсов после поступлени на вход 4 преобразовател второй половины первого бита (фиг«2а) на первом выходе регистра 1 по витс сигнал логического О (фиг.2г) и на выходе 6 преобразовател сформируетс сигнал логической 1 (фиг.2ж). Еще через четыре тактовых интервала сигнал логического О по витс на втором выходе регистра 1 (фиг.2д). При этом на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 сформируетс сигнал логической 1 (фиг„2в), перевод щий регистр 1 в режим параллельной записи. Очередной тактовый импульс записывает во все разр ды регистра 1 единичное состо ние первой половины второго бита (фиг.2а, в, г, д, е). На третьем выходе регистра 1 формируетс преобразованное значение прижимаемого бита (фиго2е). На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3 устанавливаетс нулевой логический уровень (фиг.2в,ж), и регистр 4 переводитс в режим последовательного сдвига информации,, Далее работа преобразовател повтор етс .

Claims

Формула изобретени

I

Преобразователь биимпульсного кода в бинарный, содержащий первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ вл етс тактовым выходом преобразовател , отличающийс тем, что, с целью упрощени преобразовател , в него введен регистр, тактовый вход которого вл етс тактовым входом преобразовател , первый и второй выходы регистра соединены с первыми входами соответственно первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с управл ющим входом регистра, параллельные и последовательный информационные входы которо516513836

го Ъбъединены и вл ютс информацией- входами первого и второго элементов ным входом преобразовател , третий ИСКЛМАЩЕЕ ИЛИ и вл етс информа- выход регистра соединен с вторыми ционным выходом преобразовател .

Фиг.2