SU734870A1 - Устройство дл формировани импульсных кодов псевдослучайных последовательностей - Google Patents

Description

1

Изобретение относитс  к радиотехнике и Может быть использовано в радиосв зи, радиотелеметрии , радиоуправлении и т. д.

Известны устройства дл  формировани  импульсных кодов псевдослучайных последовательностей , характеризующиес  большим количеством аппаратуры 1.

Наиболее близким к данному техническому решению  вл етс  устройство, содержащее шифрующую матрицу с (P-f-I) входами , регистр сдвига, состо щий из последовательно соединенных элементов пам ти с раздельными входами «запись, соединенными с выходами шифрующей матрицы, синхронизатор , первый выход Kotoporo соединен со входом регистра сдвига,и формирователь импульсов 2.,.

Однако недостатком известного устройства  вл етс  то, что при увеличении числа 2 разр дов формируемых кодов аппаратуры затраты увеличиваютс  в пр мой зависимости от числа разр дов (например число элементов пам ти сдвигающего регистра) или в квадратичной зависимости (например сложность шифрующей матрицы).

Целью изобретени   вл етс  сокращение аппаратурных затрат при увеличении числа 2 разр дов формируемых кодов.

Поставленна  цель достигаетс  тем, что устройство, дл  формировани  импульсов кодов псевдослучайных последовательностей дополнительно содержит второй регистр сдви га, состо щий из К последовательно соединенных элементов пам ти, вход которого подключен.к выходу первого регистра сдви10 га, состо щего из (N-bm-bl) элементов пам ти , сумматор по модулю два, выход которого соединен со входом регистра сдвига, а входы которого соединены с выходами (N+1) элементов пам ти первого регистра сдвига, (N-bm-|-k-|-1) элементов И на два

15 входа, первые из которых соединены с выходами элементов пам ти регистров сдвига , элемент ИЛИ, (N-|-m + ) входов которого соединены с выходами элементов И, а выход соединен с входом формировател 

20 импульсов, и блок опроса, выходы которого соединены со входами (N-bm + k-i-1) элементов И, а входы блока опроса подключены к первому и второму выходам синхронизатора.

При этом блок опроса содержит декодирующую матрицу, двоичный реверсивный счетчик, делитель синхрочастоты на два, два элемента И и генератор М-последовательности , состо щий из (N + 1) последовательно соединенных элементов пам ти с раздельными входами «запись и сумматора по модулю два, причем в блоке опроса (N -f m + + k -f 1) выходов декодирующей матрицы соединены с выходными шинами блока опроса , выходы реверсивного счетчика соединены со входами декодирующей матрицы, два входа первого элемента И соединены с пр мыми, а два входа второго элемента И соединены с инверсными выходами N-ro и (N+l)-ro элементов пам ти генератора М-последовательности соответственно, выход первого элемента И соединен с суммирующим , а выход второго элемента И соединен с вычитающим входами реверсивного счетчика, причем управл ющий вход декодирующей матрицы через делитель синхрочастоты на два, третьи входы двух элементов И через элемент задержки, а управл ющий вход генератора М-последовательности непосредственно соединены со второй входной щиной блока опроса, управл ющий вход реверсивного счетчика и входы «запись генератора М-последовательности соединены

с первой входной щиной блока опроса.

На фиг. 1 представлена функциональна  блок-схема устройства дл  формировани  импульсных кодов псевдослучайных последовательностей; на фиг. 2 - временные диаграммы , по сн ющие работу устройства.

Устройство содержит шифрующую матрицу I с (Р -f 1) входами, регистр 2 сдвига , состо щий из последовательно соединенных элементов 3-7 пам ти с раздельными входами «запись, соединенными с выходами шифрующей матрицы 1, синхронизатор 8, первый выход 9 которого соединен со входом щифрующей матрицы 1, а второй 10 - с управл ющим входом регистра 2 сдвига, формирователь 11 импульсов , второй регистр 12 сдвига, состо щий из К последовательно соединенных элементов 13, 14 пам ти, вход которого подключен к выходу первого регистра 2 сдвига, состо щего из (N + m + 1) элементов 3-7 пам ти, сумматор .15 по модулю два, выход которого соединен со входом регистра 2 сдвига, а входы которого соединены с выходами (N + 1) элементовпам ти первого регистра 2 сдвига, (N+ m + k + 1) элементов 16-22 И на два входа, первые из которых соединены с вйходами элементов 3-7, 13, 14 пам ти регистров 2, 12 сдвига, элемент 23 ИЛИ (N -f ш + k + I) входов которого соединены с выходами элементов 16-22 И, а выход соединен со входом формировател  11 импульсов, и блок 24 опроса, выходы которого соединены со входами (N -f m + k + 1) элементов 16-22 И, а

входы блока опроса подключены к первому 9 и второму 10 выходам синхронизатора 8. Блок опроса 24 содержит декодирующую матрицу 25, двоичный реверсивный счетчик 26, делитель 27 синхрочастоты на два, два элемента 28, 29 И и генератор 30 М-последовательности , состо щий из (N + 1) последовательно соединенных элементов 31-33 пам ти с раздельными входами «запись и сумматор 34 по модулю два, причем в блоке 24 опроса (N + ш + k -f 1) выходов декодирующей матрицы 25 соединены с выходами блока 24 опроса, выходы реверсивного счетчика 26 соединены со входами декодирующей матрицы 25, два входа первого элемента 28 И соединены с пр мыми, а два входа

5 второго элемента 29 И соединены с инверсными выходами N-ro 32 и (N + 1)-го 33 элементов пам ти генератора 30 М-последовательности , выход первого элемента 28 И соединен с суммирующим, а выход второго элемента 29 И соединен с вычитающим входами реверсивного счетчика 26, причем управл ющий вход декодирующей матрицы 25 через делитель 27 синхрочастоты на два, третьи входы двух элементов 28, 29 И через элемент 35 задержки, а управл ющий

J вход генератора 30 М-последовательности непосредственно соединен со второй входной шиной 36 блока опроса, управл ющий вход реверсивного счетчика 28 и входы «запись генератора 30 М-последовательности соединены с первой входной шиной 37 блоO ка 24 опроса.

Работу устройства рассмотрим на конкретном примере формировани  одного из 32-х разр дных кодовых слов (из алфавита ортогональных двоичных кодовых слов).

Принцип работы устройства основан на нелинейном преобразовании двоичных знаков М-последовательностей, формируемых генератором М-последовательностей, выполненным в виде сдвигающего регистра 2 из (N-f 1) элементов 3-6 пам ти и сумматора

0. 15 по модулю два, которое реализуетс  опросом состо ний элементов 3-7, 13, 14 пам ти первого регистра 2 сдвига и второго регистра 12 сдвига с помощью блока 24 опроса .

В рассматриваемом примере дл  формировани  2 32-х разр дных кодов (т. е. при N 5) вида, изображенного на фиг. 2ж, примен етс  первый регистр 2 сдвига, состо щий из N + основных элементов

0 3-7 пам ти, и второй регистр 12 сдвига, состо щий из (m + k) 2-f 2 4 дополнительных элементов 13, 14 пам ти, причем величина (m + k) определ етс , максимальным числом нулевых знаков в опорной (опросной ) последовательности, т. е. (m + k)

Claims (2)

1. . При этом, начальна  последовательность записываетс  в (N + rn+l) 8 элементов пам ти одновременно импульсом «запись с выходом щифрующей матрицы 1 в момент действи  импульса на выходе 9 синхронизатора 8 (фиг. 2а, б). Вид начальной последовательности определ етс  внутренними св з ми шифрующей матрицы 1 при подаче разрешающего сигнала на один из Р входов. В данном примере начальна  последовательность имеет вид 00100101 (фиг. 2г). Оператор обратной св зи образуетс  с помощью подключени  входов сумматора 15 по модулю два к выходам (N-bl)-X элементов 3-7 пам ти первого регистра 2 сдвига. В данном примере оператор обратной св зи выбран в виде , т. е. входы сумматора 15 по модулю два подключены к выходам шестого и первого элементов пам ти регистра 2 сдвига. Работа устройства заключаетс  в следующем (фиг. 2). После прихода импульса «запись на входе 10 синхронизатора 8 по вл ютс  импуль ,сы сдвига (фиг. 2в), которые продвигают двоичные знаки начальной последовательности по регистрам 2, 12 сдвига. В результате действий логической обратной св зи сумматора 15 по, модулю два осуществл етс  формирование заданной М-последовательности (фиг. 2г,д). Опрос состо ний элементов 3-7, 13, 14 пам ти сдвигающих регист-ров 2, 12 осуществл етс  с помощью элементов 16-22 И импульсами опроса, посту-пающими с Ьыходов блока 24 опроса с темпом в два раза ниже, чем темп продвижени  информации по регистрам 2, 12 сдвига (фиг. 2е). Снижение темпа опроса осуществл етс  с помощью делител  27 синхрочастоты на два в блоке 24 опроса. При этом импульсы опроса поступают -на определенный дл  каждого момента времени элемент 16-22 И. На фиг. 2е над импульсами опроса обозначен пор дковый номер по влени  импульсов во времени (О{), а под импульсом опроса - номер опрашиваемого в данный момент времени элемента 16-22 И ( или элемента 3-7, 12, 14 пам ти регистров 2, 12 сдвига, причем нумераци  элементов прин та сквозна  дл  двух регистров. В блоке 24 опроса дл  формировани  опросных импульсов используетс  генератор 30 М-последовате 1ьности, состо щий из (N-fl) последовательно соединенных элементов 31,-33 пам ти и сумматора 34 по модулю два, причем оператор обратной св зи такой же, как и у основного генератора М-последовательности (т. е. ), а начальна  последовательность фиксированна  (в данном примере вида 110100) (фиг. 2а). Генератор 30 М-последовательности включаетс  в работу одновременно с работой основного генератора М-последовательностей. С помощью первого элемента 28 И (фиг. 1) определ ютс  единичные состо ни  N-ro и (N+l)-ro элементов 33 пам ти генератора 30 М-последовательности, а с помощью второго элемента 29 И определ ютс  нулевые состо ни  этих же элементов пам ти. В момент определени  нулевых состо ний указанных элементов пам ти происходит-вычитание единицы в реверсивном счетчике 26, а в момент определени  единичных состо ний происходит прибавление единицы в реверсивном счетЧике 26. Импульсы прибавлени  или вычитани  поступают через элемент 35 задержки с выхода 9 синхронизатора 8. Работа реверсивного счетчика 26 всегда начинаетс  с фиксированного числа , записываемого импульсом с выхода 9 синхронизатора 8. Значение фиксированного числа определ етс  величиной (N-fm+1) и в рассматриваемом примере равно 8 (фиг. 2е). Декодирующа  матрица 25 преобразует двоичный параллельный код с выхода реверсивного счетчика 26 в позиционный код, т. е. выдает импульс опроса На элементы 16-22И на том выходе, который определен значением двоичного кода реверсивного счетчика 26. ..Импульсы кода с выходов элементов 16-22 И объедин ютс  элементом 23 И и с выхода формировател  II импульсов поступают на выход устройства (фиг. 2ж). , При формировании других кодовых слов из алфавита необходимо сменить только вид начальных последбвательностей путем подачи разрешающего сигнала на соответствующие Р входы шифрующей матрицы 1. В остальном процесс формировани  аналогичен рассмотренному. Использование устройства дл  формировани  импульсных кодов псевдослучай ,ных последовательностей выгодно отличаетс  от известных устройств, так как позвол ет существенно сократить аппаратурные затраты (упростить шифрующую матрицу и уменьщить число элементов пам ти сдвигающего регистра) при формировании алфавита из 2 ортогональных двоичных псевдослучайных 2 разр дных кодовых слов, обладающих характеристиками повышенной помехоустойчивости. Например, при формировании 2 128 разр дных импульсных кодов шифрующа  матрица должна иметь размер приблизительно в 11 раз меньше, а регистры сдвига должны иметь число элементов пам ти приблизительно в 4 раза меньше, чем у известных устройств. При возрастании N, т. е. при увеличении разр дности формируемых кодов, выигрыш по аппаратурным затратам, возрастает. По данному техническому предложению проводились расчеты и мате..матическое моделирование , подтверждающие работоспособность устройства и его преимущества по сравнению с известными. Устройство может найти применение в тех случа х, когда требуетс  формировать многоразр дные ортогональные кодовые глова , обладающие повышенной помехоустойчивостью , например, в дальней командной или телеметрической системе св зи, гидролокации и т. д. Формула изобретени  1. Устройство дл  формировани  импульс ных кодов псевдослучайных последователь; ностей, содержащее шифрующую матрицу с (Р+1) входами, регистр сдвига, состо щий из последовательно соединенных элементов пам ти с раздельными входами «запись , соединенными с выходами шифрующей матрицы, синхронизатор, первый выход которого соединен со входом шифрующей матрицы, а второй - с управл ющим входом регистра сдвига, и формирователь импульсов, обличающеес  тем, что, с целью сбкращени  аппаратурных затрат при увеличении числа 2 разр дов формируемых кодов; оно дополнительно содержит второй регистр сдвига, состо щий из К последовательно соединенных элементов пам ти, вход которого подключен к выходу первого регистра сдвига, состо щего из (N + rn + l) aJieMeHTOB пам ти, сумматор по модулю два, вь1ход которого, соединен со входом регистра сдвига, а входы которого соединены с выходами (N-f-1) элементов пам ти первого регистра сдвига, (N + m + k+l) элементов И на два вхоДа, первые из которых соединены с выходами элементов пам ти регистров сдвига, элемент ИЛИ, (N + m + k+1) входов которого соединены с выходами элементов И, а выход соединен со входом формировател  импульсов, и блок опроса, выходы которого соединены со входами (N -Ь m Ч- k + 1) элементов И, а входы блока опроса подключены к первому и второму выходам синхронизатора. 2. Устройстви по п. 1, отличающеес  тем, что блок опроса содержит декодирующую матрицу, двоичный реверсивный счетчик, делитель синхрочастоты на два, два элемента И и генератор М-последовательности, состо щий из (N + 1) последовательно соединенных элементов пам ти с раздельными входами «запись и сумматора по модулю два, причем в блоке опроса (N m -f k + 1) выходов декодирующей матрицы соединены с выходными шинами блока опроса, выходь реверсивного счетчика соединены со входами декодирующей матрицы, два входа первого элемента И соединены с пр мыми, а два входа второго элемента И соединены с инверсными выходами N-ro и (N+ 1)-го элементов пам ти генератора М-последовательности соответственно, выход первого элемента И соединен с суммирующим, а выход второго элемента И соединен с вычитающим выходами реверсивного счетчика, причем управл ющий вход декодирующей матрицы через делитель синхрочастоты на два, третьи входы двух элементов И через элемент задержки , а управл ющий вход генератора Мпоследовательности непосредственно соединены со второй входной шиной блока опроса, управл ющий вход реверсивного счетчика и входы «запись генератора М-последовательности соединены с первой входной шиной блока опроса. Источники информации, прин тые во внимание при экспертизе 1.Томэн Цифрова  полева  система св зи. «Зарубежна  радиоэлектроника, 1964, № 4.
2. 2.Новик А. А. Эффективное кодирование, Л., «Энерги , 1965, с. 113, 123./