SU1259494A1 - Преобразователь кодов - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники. Применение его в устройствах обмена информацией между измерительными устройствами и ЭВМ позволит уменьшить общее количество оборудовани  за счет расширени  функциональных возможностей преобразовател  - обеспечени  обратного преобразовани  из двоичного кода в код Гре . Преобразователь содержит четыре регистра, две группы элементов И, группу сумматоров по модулю два, группу элементов задержки и формирователь импульсов. Благодар  введению триггера, двух элементов И, двух элементов ЗАПРЕТ и двух элементов ИЛИ при подаче соответствующего управл в к цего сигнала осуществл етс .коммутаци  элементов, позвол юща  получить как пр мое, так и обратное преобразование . 1 ил. с @ «Л W

Description

to

25

Поступивший на вход 20 запуска сигнап Начало преобразовани  обнул ет регистры 3 и 4 и разрешает запись информации в регистры 1 и 2, В регистр 1 записываетс  К чисел в коде Гре , К N/n, где N и п соответственно число разр дов регистра 1 и вводимого числа. В регистр 2 запи- сьшаетс  N-разр дный двоичный код, содержащий I в разр дах 1-, (п+1)-, (2п+1)-,.,.,(К-1). n+1-M и О во всех остальных разр дах,,

На тактовый вход 19 поступают синхроимпульсы , каждый из которых обес печивает формирование одного разр да, начина  qo старшего, всех К выходных чисел. Дл  завершени  преобразовани  требуетс  п синхроимпульсов« Синхроимпульсы поступают на формирователь

20 9, котарый формирует короткие импульсы: на первом выходе по переднему фронту входных импульсов, на втором - с задержкой 2/3 периода.

Преобразование кода Гре  в двоич- ньй производитс  поразр дно одновременно дл  всех К чисел, В первом такте с помощью регистра 2 и элементов И первой группы 5 осуществл етс  выделение старших разр дов чисел из регистра 1 и их сравнение на сумматорах 7 по модулю два с соответству- кидими. разр дами регистра 3, Так как исходное состо ние регистра 3 нуле- то 1 на выходе каждого сумма- 7 по

i- в

разр де соответствун це1го числа в .коде Гре . Эти единицы записываютс  в соответствующие разр ды регистра 4,

40 принимающего информацию только единичными сигналами, а также через элементы 8 задержки на 1/3 периода синхроимпульсов записьшаютс ,в регистр 3. После, этого по вл етс  им пульс ,а втором выходе формировател  9, который осуществл ет сдвиг информации в регистрах 2 и 3. Этим обусловлено вьщеление в следующем такте следующего разр да исходных чисел, его сложение по модулю два с содер- .жимым соответствующего разр да регистра 3, которое соответствует суМ- ме по модулю два предьщущих разр дов и запись результата в соответствующий осуществл ет следующую коммутацию:55 разр д двоичных чисел в регистре 4.

Изобретение относитс  к вычислительной те.хнике и может быть использовано в автоматизированных измерительных системах, в частности в устг ройствах обмена информацией между измерительными устройствами и ЭВМ.

Цель изобретени  - расширение функциональных возможностей путем реализации обратного преобразовани  из двоичного кода в код Гре .

На чертеже представлена функциональна  схема устройства.

Преобразователь кода Гре  в двоичный код содержит регистры 1-4 с первого по четвертый, первую 5 и вторую 6 группы элементов И, группу 7 сумматоров по модулю два, группу 8 элементов задержки, формирователь 9 импульсов, триггероЮ, первый 11 и первый 13 и второй 12 элементы И, Второй 14 элемент. ЗАПРЕТ, первый 15 к второй 16 элементы ИЛИ. Информационные Входы первого 1 и второго 2 регкстроз  вл ютс  соответственно nepBbWH 17 и вторыми 18 информацион- входами устройства, вход формировател  9 импульсов: вл етс  тактовым входом 19 устройства. Вход записи второго регистра 2, сдвигающий вход третьего-регистра 3, разрешающий вход первого элемента ЗАПРЕТ 13 и первые входы первых элементов И 11 и ИЛИ . 15 объединены и подключены к входу 20 запуска устройства, запрещающие входы элементов ЗАПРЕТ 13 и 14 и вто- 35 тора рой вход первого элемента И 11 объединены и подключены к управл ющему входу 21 устройства.. Выходы четвертого регистра 4  вл ютс  выходами.22 устройства .

30

вoe

модулю два имеет место только при наличии i в старшем

Устройство работает следующим образом .

На управл ющий вход 21 устройства подаетс  сигнал установки режима: логический О соответствует преобразованию чисел, представленных в коде Гре , в двоичный код, логическа  1 соответствует преобразованию чисел, представленных в двоичном коде, в код Гре .

В режиме преобразовани  из кода Гре  в двоичный код поданный на уп- равл к ци вход 21 сигнал логического

О

элементы И 11 к 12 закрыты, триггер 10 в состо нии О, элементы ЗАПРЕТ 13 и 14 открыты.

50

В последующих тактах устройство работает аналогично.

Преобразование кода Гре  в дво ньй производитс  поразр дно однов менно дл  всех К чисел, В первом те с помощью регистра 2 и элемент И первой группы 5 осуществл етс  деление старших разр дов чисел из регистра 1 и их сравнение на сумм торах 7 по модулю два с соответст кидими. разр дами регистра 3, Так к исходное состо ние регистра 3 нул то 1 на выходе каждого сум 7 по

i- в

тора

вoe

модулю два имеет место только при наличии i в старшем

В последующих тактах устройство работает аналогично.

,С приходом п-го тактового импульса осуществл етс  преобразование младших разр дов всех К чисел, после чего цикл преобразовани  оказываетс  завершенным и выходна  информаци  может быть считана из регистра 4.

В режиме преобразовани  из двоичного кода в код Гре  на управл ющий вход 21 подан сигнал логической I, который закрьгаает элементы ЗАПРЕТ 13 и 14 и открывает элемент И 11, Поступивший на вход 20 запуска сигнал Начало преобразовани  обнул ет регистры 3 и 4, осуществл ет запись в ре гистр 2 К п-разр дных двоичных чисел , через элемент И 11 устанавливает регистр 1 в состо ние Все 1 и переводит триггер 10 в единичное состо ние , в результате чего открьгоаеттаны в производ.ьный момент времени. Обнуление регистра 4 импульсом -с второго выхода формировател  не производитс , так как триггер 10 находит- 5 с  в нулевом состо нии и элемент И 12 закрыт.

Claims (2)

1. Формула изобретени 

   10 Преобразователь кодов, содержащий четыре регистра, две группы элементов И, группу сумматоров по модулю два, группу элементов задержки и формирователь импульсов, вход которого л етс  тактовым входом устройства, а первый выход соединен с первыми входами элементов И обеих групп, вторые входы элементов И первой группы подключены к соответствующим выходам

   с  элемент И 12. В момент поступлени  20 первого регистра, информационные вхопервого тактового импульса, импульс с первого выхода формировател  9 осуществл ет через элементы И первой группы 5, сумматоры 7 по модулю два 6 и элементы 8 задержки перезапись информации из регистра 2 в регистр 3 (так как регистр 1 имеет исходное значение Все 1, а регистр 3 - Все О). При этом информаци  оказьгоаетс  также записанной в выходной регистр 4. Импульс с второго выхода формировател  9, задержанный .на 2/3 периода, осуществл ет сдвиг информации в регистре 2 (при этом информаци  в регистре 3 не сдвигаетс , так как элемент,, к соответствующим выходам третьего :ЗАПРЕТ закрыт). Этот же импульс, пройд  через элемент И 12, обнул ет регистр 4 и производит записьчВ регистр 1 двоичного числа, содержащего О в 1-, (n+l)-., (2п+1)-,..., (К-1)х 40 I) п+. 1-м разр дах, а в остальных разр дах - 1. Задний фронт имцульса сбрасьшает в О триггер 10, который закрьгоает элемент И 12.

   С поступлением следующего, второ- 5 го тактового импульса производитс  сложение по модулю два исходных числа из регистра 3 со сдвинутыми числами из регистра
2. 2. При этом младшие сдвинутые разр ды обнул ютс  за счет 50 элемента И, два элемента ЗАПРЕТ, два

   регистра, а выходы соединены с вторыми входами элементов И второй группй выходы которых через соответствующие элементы задержки подключены к соответствующим информационным входам третьего регистра и непосредственно - к соответствующим информационным входам четвертого регистра, выходы которого  вл ютс  выходами устройства, отли чающийс  тем, что, с целью расширени  функциональных возможностей путем реализации обратного преобразовани  из двоичного кода в код Гре , в него введены два

   логического умножени  с нул ми в соответствующих разр дах регистра 1. Таким образом, на выходе сумматоров 7 по модулю два в соответствии с алгоритмом преобразовани  чисел из двоичного кода в код Гре  получены К чисел в коде Гре , которые записываютс  в регистр 4 и Могут быть считаны в производ.ьный момент времени. Обнуление регистра 4 импульсом -с второго выхода формировател  не производитс , так как триггер 10 находит- с  в нулевом состо нии и элемент И 12 закрыт.

   Формула изобретени 

   Преобразователь кодов, содержащий четыре регистра, две группы элементов И, группу сумматоров по модулю два, группу элементов задержки и формирователь импульсов, вход которого  вл етс  тактовым входом устройства, а первый выход соединен с первыми входами элементов И обеих групп, вторые входы элементов И первой группы подключены к соответствующим выходам

   ды которого  вл ютс  первыми информационными входами устройства, третьи входы элементов И первой группы соединены с соответствующими выходами второго регистра, вход записи которого объединен со сдвигающим входом третьего регистра и подключен к входу запуска устройства, сдвигающий вход второго регистра соединен .

   с вторым вьЬс од ом формировател  импульсов , выходы элементов И первой группы соединены с первыми входами соответствующих сумматрров по модулю два, вторые входы которых подключены

   к соответствующим выходам третьего

   элемента И, два элемента ЗАПРЕТ, два

   регистра, а выходы соединены с вторыми входами элементов И второй группй, выходы которых через соответствующие элементы задержки подключены к соответствующим информационным входам третьего регистра и непосредственно - к соответствующим информационным входам четвертого регистра, выходы которого  вл ютс  выходами устройства, отли чающийс  тем, что, с целью расширени  функциональных возможностей путем реализации обратного преобразовани  из двоичного кода в код Гре , в него введены два

   элемента ИЛИ и триггер, разрешающий вход первого элемента ЗАПРЕТ объединен с первыми входами первых элементов И и ИЛИ и подключен к входу за,- пуска устройства, запрещающие входы элементов ЗАПРЕТ объединены с вторым входом первого элемента И и подключены к управл ющему входу устройства.

   J 1

   выход первого элемента ЗАПРЕТ соединен с первым входом второго элемента ИЛИ, выход которого подключен к входу записи первого регистра, выход первого элемента И соединен с входами установки в Г первого регистра и триггера, пр мой выход которого соединен с первым входом второго элемента И, выход которого подключен к входу установки в О триггера и вторым входам элементов ИЛИ, выход вто594946

   рого элемента ИЛИ соединен с входом установки в О четвертого регистра, вход установки в О третьего регистра подключен к выходу второго элемен- 5 та ЗАПРЕТ, разрешак ций вход которого объединен с вторым входом второго элемента И и сдвигающим входом второго регистра , информационные входы которого  вл ютс  вторыми

   10 информационными входами устрой - ства.

   Уст.д

   22