SU1001092A1 - Цифровой функциональный преобразователь - Google Patents

Description

1

Изобретение относитс  к вычислительгной технике и может быть использовано в качестве быстродействующего специализированного вычислител , воспроизво Д5пцего нелинейные функции цифрового аргумента.

Известен цифровой функциональный преобразователь, содержащий регистр адреса, состо щий из регистра старших и младших разр дов, подключенный входами к входу преобразовател , причем выходы регистра старших разр дов подсоединены к входам дешифратора, а выходы регистра младших разр дов подклк чены к первым входам первого и второго регистров сдвига, вторые входы которых соединены с выходами дешифратора, шифратор , подключенный входами к выжодам дешифратора, а выходами - к первым входам выходного сумматора, вторые входы которого соединены с выходами первого регистра сдвига, выходную швну, подключенную к выходам сумматора и выходам второго регистра сдвига fl.

Недостатками данного устройства  вл ютс  узкий класс воспроизводимых функций и низка  точность их моделировани .

Наиболее близким к предлагаемому по технической сущности  вл етс  yci ройство, содержащее два регистра, три блока пам ти сумматор, выходной регистр , коммутатор, блок сдвига, устрой-, ство управлени  сдвигателем C2J.

Недостатками известного устройства  вл ютс  повышенные аппаратурные затраты .

Цепь изобретени  - coKpaiixeкие количества аппаратуры.

Claims (2)

1. Поставленна  пель достигаетс  тем, что цифровой функциональный преобразователь , содержавши регистр младших разр дов аргумента, регистр старших разр дов аргумента, дешифратор, блок пам ти, блок сдвига, кслолутатор и сумматор, выход которого  вл етс  выходом преобразовател , вход аргумента которого соединен с входами регистров младших iC6 и старших разр дов аргумента, выход регистра старших разр дов аргумента соединен с входом дешифратора, выход которого соединен с входом .блока пам ти, содержит распределитель импульсов, два элеменга задержки, преобразователь пр мого кода в дополнительный и группу эле ментов ЗИ-ИЛИ, причем вход запуска преобразовател  соединен с входом раопределител  импульсов, первый и второй выходы которого соединены соответствен- но с первым и вторым управл ющими вхо дами коммутатора и входами соответстве но первого и второго элементов задержки , выходы с первого по третий блока пам ти соединены с соответствующими информационными входами коммутатора, выход регистра младших разр дов аргумента соединен с информационным входсм блока сдвига, выход которого соединен с информационным входом преобразовател  пр мого кода в дополнительный, выход которого соединен с первыми и вторыми входами элементов ЗИ-ИЛИ группы третьи, четвертые и п тые входы которых соединены соответственно с выходами первого элемента задержки, второго элемента задержки и третьим выходом распределител  импульсов, шестые входы элементов ЗИ-ИЛИ соединены с первым выходом коммутатора, второй и третий выходы которого соединены с управл ющими входами соответственно преобразовател  пр мого кода в дополнительный и блока сдвига, выходы элементов ЗИ-ИЛИ группы соединены с входами сумматора. Коммутатор содержит две группы элементов И, элемент ИЛИ, группу элементов ИЛИ и два дешифратора, выходь которых соединены соответственно с первыми и вторыми входами элемента ИЛИ группы, первые и вторые входы элемен ,тов и первой группы соединены соответственно с первым управл ющим и инфорь. мационным входами коммутатора, вторые управл ющий и инфорутационный входы которого соединены соответственно с первыми и вторыми входами элементов И второй группы, выходы которых соед нены с входами первого дешифратора и первой группой входов элемента ИЛИ, выходы элементов И первой группы соединены с входами второго дешифратора и второй группой входов элемента ИЛИ, вы ход которого соединен с вторым выходом коммутатора, первый и третий выходы которого соединены соответственно с 4 третьим информационным входом коммутатора и выходами элементов ИЛИ группы . На чертеже представлена блок-схема преобразовател . Цифровой функциональный преобразователь содержит регистры 1 и 2 старших и младших разр дов аргумента, коммутатор 3, дешифратор 4, дешифраторы 5 и 6 коммутатора, распределитель 7 импульсов , группы 8 и 9 элементов И, элементы IjD и 11 задержки, элемент 12 ИЛИ, блок 13 сдвига, преобразоваталь 14 пр мого кода в дополнительный, элемент 15 ИЛИ, группу элементов ЗЙИЛИ 16, сумматор 17, блок 18 пам ти , входы 19 и 20 преобразовател . Распределитель 7 импульсов при поступлении на его вход по шине 19 сигнала запуска формирует на выходах последовательность сдвинутых во времени импульсов . Блок 13 сдвига представл ет собой комбинационную логическую схему. По вление сигнала на соответствующем управл ющем входе блока 13 сдвига вызывает сдвиг кода на его информационных входах на необходимое число разр дов влево или вправо. Преобразователь 14 пр мого кода в дополнительный в зависимости от значени  управл ющего сш нала на выходе эла {ента ИЛИ 15 направ л ет на входы группы элементов ЗИ-ИЛИ 16 пр мой или обратный (дополнительный )код числа с выходов блока 13 сдвига . Цифровой функциональный преобразователь воспроизводит функции, которыеприближаютс  следующей зависимостью: С23 x)flf.(xj(t2 лх.2 4Х±с,.), где 4X X-Xj; +с|/, параметры аппроксимирующей функции на „олуиетервале lx::. ..J j t, - число интервалов аппроксимации. , если Хб ) о;всли ,x.. Работе устройства предшествует этаП программировани , когда заранее рассчитанные дл  каждого интервала параметры аппроксимирующей функции в виде цифровых кодов записываютс  в блок 18 пам ти . Дешифратор 4  вл етс  адресным по отношению к блоку 18, пам ти и реализует функцюо j (X), ,L, т.е. он ставит в соответствие коду в регистре . 1 возбужденное состо ние одной вз U своих выходных шин. Устройство работает следующим обра зом. Непосредственно перед началом работ преобрааоватвп  производитс  обнуление выходного сумматора 17 (цепи подачи сигнала сброса не показаны). Подлежащий функциональному преобразованию код аргумента X поступает по входу 2О и записываетс  в регистры старших и мла ших разр дов 1 и 2. Одновременно по входу 19 запуска на вход распределител  7 импульсов поступает импульс запуска . На выходе дешифратора 4 формируетс  сигнал обращени  к соответствующей  чейке блока 18 пам ти, адрес которой хранитс  в регистре 1. После выборки информации на выходах блока 1 пам ти формируютс  кодовые значени  ( энакоперемешшх величин ± &, +кС и +К , а также кодовые значени  знаков первого и второго слагаемых в правой части формулы (l). С по влением единичного сигнала на первом выходе распределител  7 импульсов открываетс  группа элементов И 8, в результате ±крз чего код числа ±крЗ передаетс  на вход- дешифратора 5, а код знака первог слагаемого из формулы (1) - на первый вход элемента ИЛИ 15. Сигнал с из выходов дешифратора 5 проходит через группу элементов ИЛИ 12 и вызы вает соответствующий сдвиг кода приращени  аргумента Х, который хранит с  в регистре 2. Сдвинутый код приращени  аргумента передаетс  через преобразователь 14 кода в пр мом или обратном (дополнительном) кодах. Дл  управлени  передачей используетс  код знака величины приращени  2+ К ЛХ, который с одного из выходов группы элементов И 8 передаетс  через элемент ИЛИ 15 и воздействует на управ- л юший вход преобразовател  14 кода. К моменту по влени  на входах первых эпементов ЗИ-ИЛИ 16 кода приращени  + 2iKCl3 х с выхода элемента 10 задержки на другие входы этих же элеме тов поступает импуттьс, который разреша ет прохождение информации через них на вход выходного сумматора 17 накапливающего типа. Вследствие этого в сум матор 17 будет записано первое слагаемое суммы из формулы (1). Суммирование второго слагаемого из формулы (1) осуществл етс  во такте, когда на втором выходе раопределител  7 импульсов по вл етс  сигнал логической единицы, при этом на двух оставшихс  выходах формируетс  сигнал логического нул . Теперь код числа ±кС23 а также знак второго слагаемого в правой части формулы (1) по вл ютс  на выходах группы элемен тов И 9, причем код числа дешифрируетс  дешифратором 6, а код зва ка второго слагаемого проходит через элемент ИЛИ 15 и воздействует на управл ющий вход преобразовател  14 кода на выходе которого аналогично вышеизложенному формируетс  соответствуют . щий код приращени  д X. П(следний с по влением сигнала ва выходе элемента 11 задержки передаетс  через вторые элементыЗИ-ИЛИ 16 в сумматор 17, где суммируетс  с ранее запи санным числом.о В следующем такте на третьем выходе распределител  7 импульсов по вл етс  сигнал, разрешающий передачу через третьи элементы ЗИ-ИЛИ 16 кода чиола ±с(: с выходов блока 18 пам ти дл  суммировани  с содержимом выходного умматора 17. На этом процесс преобразовани  заканчиваетс , и с выхода Ч сумматора 17 может быть считан код функции V(X). В отличие от прототипа в предлагаемс  преобразователе приращение функции на каждс л интервале аппроксимации и при любом значении кода аргумента реализуетс  в виде алгебраической суммы двух слагаемых, каждое из которых пропорционально степени двойки. Это позвол ет с- высокой точностью воспроизводить широкий класс функций, имеющих знакопеременную первую производную. Кроме того, предлагаемое устройство отличаетс  высоким быстродействием, поскольку в нем выходной код формируе- с  за три микротакта независимо от разр дности кода аргумента и содержит меньшее количество аппаратуры. Формула изобретени  1. Цифровой функциональный преобразователь , содержащий регистр младших разр дов аргумента, регистр старших разр дов аргумента, дешифратор, блок пам ти , блок сдвига, коммутатор и сумматор, выход которого  вл етс  выходом прео&разовател , вход аргумента которого соединен с входами регистров младших и старших разр дов аргумента, выход р&- гистра старших разр дов аргумента соединен с входом дешифратора, вЫход которого соединен с входом блока пам ти, отличающийс  тем, HTIJ, с целью сокращени  количества аппаратуры, он содержит распределитель импульсов, два элемента задержки, преобразователь пр мого кода в дополнительный и группу элементов ЗИ-1-ШИ, причем вход запус- ка преобразовател  соединен с входом распределител  импульсов, первый и второй выходы которого соединены соответственно с первым и вторым управл юЩ11Ми входами коммутатора и входами соответственно первого и второго элемен тов задержки, выходы с первого по третий блока пам ти соединены с соответ ствующими информационными входами ком мутатора, выход регистра младших разр дов аргумента соединен, с информационным входом блока сдвига, выход которого соединен с информационным входом преобразовател  пр мого кода в дополнительный выход которого соединен с первыми и вторыми входами элементов ЗИ-ИЛИ группы, третьи,четвертые и п тые входы которых соединены соответственно с выходами nepv . вого элемента задержки,второго элемента задержки и третьим выходом распределител  импульсов, шестые входы элементов ЗИ-ИЛИ соединены с первым выходом коммутатора, второй и третий выходы которого соединень с управл ющими входами соответственно преобразоватетш пр мого кода в дополнительный и блока сдвига, выходы элементов ЗИ-ИЛИ группы соединены с входами сумматора. 2. Преобразователь по п. 1, о т л и- чающийс  тем, что коммутатор содержит две группы элементов И, элемент ИЛИ| группу элементов ИЛИ и два дешифратора, выходы которых соединены соответственно с первыми и вторымивходами элемента ИЛИ группы, первые и вторые входы элементов И первой группы соединены соответственно с первым управл ющим и информационным входами коммутатора, вторые управл ющий и информационный входы которого соединены соответственно с первыми и вторыми входами элементов И второй группы, выходы которых соединены с входами первого дешифратора и первой группой входов элемента ИЛИ выходы элементов И первой группы соединены с входами второго дешифратора и второй группой входов элемента ИЛИ, выход которого соединен с вторым выходом коммутатора, первый и третий выходы которого соединены соответственно с третьим информационным выходом коммутатора и выходами элементов ИЛИ группы. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 586460, кл. Q 06 F 15/31, 1976.
2. 2.Потапов В.И., Нестерук В.Ф. и Флоренсов АгН. Быстродействующие ари4метикс -логические устройства цифровых вычислительных машин. Новосибирск, 1978, с. 23 (прототип).

   1UO1OO2

   2

   сн

   ь

   ь

   ч

   CN

   -Jj

   т

   IT

   Л

   V V