SU941992A1 - Преобразователь число-импульсного кода в параллельный двоичный код - Google Patents
Преобразователь число-импульсного кода в параллельный двоичный код Download PDFInfo
- Publication number
- SU941992A1 SU941992A1 SU803009360A SU3009360A SU941992A1 SU 941992 A1 SU941992 A1 SU 941992A1 SU 803009360 A SU803009360 A SU 803009360A SU 3009360 A SU3009360 A SU 3009360A SU 941992 A1 SU941992 A1 SU 941992A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counter
- register
- pulse
- outputs
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
{5) ПРЕОБРАЗОВАТЕЛЬ ЧИСЛО-ИМПУЛЬСНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ ДВОИЧНЫЙ КОД
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении преобразователей в измерительных и вы-чи ели тел ьных у строй ст вах.
Известно устройство дл счета количества единиц в последовательности двоичных символов, содержащее входной регистр, сумматоры и выходной регистр D.
Наиболее близким к предлагаемому по технической сущности и схемному построению вл етс преобразователь число-импульсного кода в последовательный двоичный код, содержащий входной регистр, счетчик, элементы И и элемент задержки 2.
Недостаток известных преобразователей - сложность.
Целью изобретени вл етс упрощение преобразовател .
Поставленна цель достигаетс тем, что в преобразователе число-им- пульсного кода в параллельный двоичный код, содержащем входной регистр, счетчик, элементы И и элемент задержки , счетчик выполнен реверсивным, входной регистр выполнен в виДе регистра сдвига, информационный вход которого вл етс информационным входом преобразовател и соединен с первым входом первого элемента И, тактовый вход регистра сдвига вл етс тактовым входом преобразовател и
10 соединен с первым входом второго элемента И и через элемент задержки - с вторым входом первого элемента И, последовательный выход регистра сдвига соединен с вторым входом второго
15 элемента И, выходы первого и второго элементов И соединены соответственно с входом сложени и вычитани ревер-. сивного счетчика, выходы которого вл ютс выходами преобразовател , а
20 входа начальной установки соединены с обходом третьего элемента И, входы которого соединены с разр дными выхсгдами регистра сдвига. 39+ На чертеже дана блок-схема предлагаемого устройства. Преобразователь состоит из регист ра 1 сдвига с информационным 2 и так товым 3 входами, реверсивного сметчи ка k, который снабжен входом 5 сложени и входом 6 вычитани , элемента 7, элемента 8 задержки, элементов И 9 и 10, цепи 11 установки счетчика. Регистр 1 сдвига содержит п разр дов , информаци в который поступает в первый разр д через вход 2. Запись информации в первый разр д и продвижение информации по всем разр дам производитс & момент- поступлени короткого синхроимпульса по входу 3. По времени тактовый импульс размещаетс в средней части информационных импульсов (вход 2). принимающих значени О или 1. ПоследНИИ (п-й) разр д вл етс выходным, записанна в нем информаци при продвижении поступает через элемент И 9 формировани на вход 6 вы.читани реверсивного счетчика Ц. Каждый разр д регистра может быть выполнен, например , в виде D-триггера. Реверсивный счетчик содержит т одлП двоичных разр дов, младшим его разр дом вл етс первый разр д, а старшим ш-й. Информаци вводитс в счетчик в виде коротких импульсов (соответствующих информационной 1)
Регистр
Реверсивный счетчик
Claims (2)
- 5 5 it 5 5 5 по входам 5 и 6: если 1 поступает по входу 5. то счетчик работает как суммирующий, если по входу 6, то счетчик работает как вычитающий. Выходы разр дов 1,2,3...,П1 счетчика 4, каждый из которых может находитьс в состо нии 1 или О, вл етс выходом устройства. На этих выходах образуетс т-разр дное двоичное число. Счетчик имеет вход цепи 11 установки, но может иметь большее число разр дов, чем необходимо. В этом случае часть старших разр дов не используетс . Элемент 8 задержки обеспечивает задержку тактовых импульсов на врем , несколько превышающее врем срабатывани счетчика k. Она необходима дл того, чтобы создать временный сдвиг между импульсами в цеп х 5 и 6. Элемент и 9 формирует из 1, поступающей с выхода регистра 1 сдвиге, короткий импульс, предназначенный дл управлени счетчиком по входу 6 вычитани . Дл формировани используютс синхроимпульсы со входа 3- Импульс на входе 6 по вл етс в момент по влени импульса на входе 3. В таблице приведено состо ние разр дов регистра, состо ние реверсивного счетчика, а также импулъсы на входе и выходе регистра и импульсы на входах 5 и 6 реверсивного счетчика . Дл определенности примем, что . Предположим, что к началу момента рассмотрени в регистре записано число 10011000, соответственно счетчик находитс в состо нии 3 (перва строка таблицы). Предположим, что на вход устройства по цепи 2 последовательно поступает информаци 10110101. Первый двоичный символ этой последовательности будет записан (в момент поступлени синхроимпульса по входу 3) в первом разр де регистра (строка 2,Графа 2), в остальных разр дах информаци сдвинетс вправо (фиг.t, таблица, строка 2, графы 3-8) на один разр д. Поскольку на вход 2 устройства поступила 1, она с помощью импульса в цепи 3, элемента 8 задержки и элемента И 7 преобразуетс в короткий импульс на входе 5, что вызовет одиночное срабатывание реверсивного счетчика в режиме суммирований. Теперь на выходах счетчика будет число 3-1 (строка 2, графа 13). Схема действует аналогично при поступлений второго и третьего символов (графы 3 и 1). , При поступлении четвертого символа на выходе регистра 1 образуетс 1, котора после формировани в элементе И 9 вызывает срабатывание реверсивного счетчика по входу 6, т.е. в режиме вычитани . Почти одновременно (с запаздыванием, вызванным элементом 8 задержки) образуетс импульс на суммирую1цем входе 5. Следовательно, состо ние счетчика в данном случае не изменитс : 5- После поступлени восьмого импульса на вход устройства в его регистре полностью записываетс введенна информаци (последн строка, графы 2-8) в число-импульсном коде; на выходе устройства будет зафиксировано число введенных единиц в двоичном коде (последн строка, графа 13). т.е. осуществл етс преобразование число-импульсного кода в двоичный код. Как видно из таблицы, при поступлении каждого нового символа на выходе устройства образуетс число в двоичном коде, соответствующее числу единиц в регистре, т.е. наименьший период преобразовани кода равен длительности одного символа (периоду синхроимпульсов). Дл установки преобразовател в рабочее (исходное) состо ние преду9 26 смотрен элемент И 10, п входов которого соединены с выходами всех разр дов регистра, а выход элемента И 10 соединен с цепью 1 1 установки всех т разр дов счетчика . Установка производитс при вводе в устройство комбинации установки ( например, 000,111,1010. ., ,. и т.п.) в число-импульсном коде, котора дешифрируетс элементом И 10 и далее по цепи 11 воздействует на счетчик. В качестве комбинации установки должна быть выбрана така комбинаци , котора встречаетс в преобразуемом сигнале. Этим обеспечиваетс периодическа (контрольна ) установка устройства в процессе его действи , котора необходима в том случае, если произойдет сбой в работе какого-либо элемента схемы устройства . Применение предлагаемого устройства дает технико-экономическое преимущество , заключающеес в меньшей числе микросхем, необходимых дл реализации преобразовател , что позвол ет сократить габариты, потребление энергии и повысить надежность действи . Формула изобретени Преобразователь число-импульсного кода в параллельны двоичный код, содержащий входной регистр, счетшлк, элементы И и элемент задержки, о т ли чающийс тем, что, с целью упрощени преобразовател , счетчик выполнен реверсивным, входной регистр выполнен в виде регистра сдвига , информационьый вход которого вл етс информационным входом преобразовател и соединен с первым входом первого элемента И, тактовый вход регистра сдвига вл етс тактовым входом преобразовател и соединен с первым входом второго элемента И и через элемент задержки - с вторым входом, первого элемента И, последовательный выход регистра сдвига соединен с вторым входом второго элемента И, выходы первого и второго элементов И соединены соответственно с входом сложени и вычитани реверсивного счетчика, выходы которого вл ютс выходами преобразовател , а входы начальной установки соединены с выходом третьего элемента И, входы KOTopoi o соединены с разр дными выходами регистра сдвига . Источники информации, прин тые во внимание при экспертизе sBf. а фmвл си.Buxetт-ff 1 . Авторскоесвидетельство СССР № 450160, кл. GОб F 5/02, 197.
- 2. Авторскоесвидетельство СССР № i 47711, кл. GОб F , 1973 ( прототип)i
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803009360A SU941992A1 (ru) | 1980-11-28 | 1980-11-28 | Преобразователь число-импульсного кода в параллельный двоичный код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803009360A SU941992A1 (ru) | 1980-11-28 | 1980-11-28 | Преобразователь число-импульсного кода в параллельный двоичный код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU941992A1 true SU941992A1 (ru) | 1982-07-07 |
Family
ID=20927978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803009360A SU941992A1 (ru) | 1980-11-28 | 1980-11-28 | Преобразователь число-импульсного кода в параллельный двоичный код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU941992A1 (ru) |
-
1980
- 1980-11-28 SU SU803009360A patent/SU941992A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3051929A (en) | Digital data converter | |
SU941992A1 (ru) | Преобразователь число-импульсного кода в параллельный двоичный код | |
SU1182685A1 (ru) | Преобразователь число-импульсного кода в параллельный двоичный код | |
SU1367163A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
SU479109A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1234826A1 (ru) | Устройство дл сравнени чисел с допусками | |
RU2034401C1 (ru) | Пороговый элемент | |
SU943704A1 (ru) | Преобразователь двоичного кода в число-импульсный код | |
SU1181155A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1432502A1 (ru) | Устройство дл сравнени чисел | |
SU1156057A1 (ru) | Преобразователь @ -значного двоичного кода в @ -значный | |
SU1272342A1 (ru) | Устройство дл вычислени показател экспоненциальной функции | |
SU406226A1 (ru) | Сдвигающий регистр | |
SU1087987A1 (ru) | Устройство дл суммировани двоичных чисел | |
SU799148A1 (ru) | Счетчик с последовательным переносом | |
SU1001092A1 (ru) | Цифровой функциональный преобразователь | |
SU1522412A1 (ru) | Преобразователь последовательного знакоразр дного кода в параллельный дополнительный код | |
SU1418692A2 (ru) | Устройство дл ввода информации | |
SU1418698A1 (ru) | Устройство дл сортировки чисел | |
SU1647871A1 (ru) | Пороговый элемент | |
RU2029434C1 (ru) | Устройство для формирования остатка по произвольному модулю от числа | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU1559334A1 (ru) | Устройство дл моделировани дискретных ортогональных сигналов | |
SU1285605A1 (ru) | Кодовый преобразователь |