SU406226A1 - Сдвигающий регистр - Google Patents
Сдвигающий регистрInfo
- Publication number
- SU406226A1 SU406226A1 SU1718730A SU1718730A SU406226A1 SU 406226 A1 SU406226 A1 SU 406226A1 SU 1718730 A SU1718730 A SU 1718730A SU 1718730 A SU1718730 A SU 1718730A SU 406226 A1 SU406226 A1 SU 406226A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bit
- input
- code
- bits
- register
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
Description
1
Изобретение относитс к автоматике и вычислительной технике. Устройство предназначено дл сдвига двоичных кодов, а дл , преобразовани последавательного двоичного кода в па|раллельный и обратно.
Известны сдвигающие регистры, каждый разр д которых содержит триггер, выходы которого через выходные ве1нтили соединены с соответствующими входами триггера последующего разр да.
Очередной разр д кода ввод т в такие регистры не ранее чем за коичатс переходные процессы в разр дах регистра, .вызва)ные вводом предыдущего разр да кода, а отказ одного разр да .приводит к пеработоспособности всех дальнейших.
Предлагаемый сдвигающий регистр отличаетс тем, что управл ющие входы выходных вентилей всех разр дов каждой группы и входных КЛ аланов той же группы сое.динены с соответствующим выходом распределител , входы входных клапа.пов всех групп разр дов соединены с информационными вхо.да.чи устройства, выходы выходных вентилей последних разр дов всех групп соединены со входами соответствующих собирательных с-хем.
Это позвол ет повысить быстродействие устр.ойстъа благодар вводу и выводу, кода, период следовани разр .дов котО(рого короче
переходных процессов в разр дах регистра, а также повысить его надежность (при отказе ОДНО.ГО разр да тер ют работоспособность сле.дующие разр ды лишь одной группы).
Схем.а устройства изображена на фиг. 1. На фиг. 2 пре.дставлены временные диаграммы , иллюстрирующие работу устройства.
Сдвигающ.ий регистр шесть разр дов (п б), раз.деленпых па три группы (т 3), содержит разр ды 1-6, каждый из которых состоит из триггера с выходными Велгил мп; ииформацио.н.ные входы 7, входные .клапа ы 8-10 (число 1пар (В.ходных клапанов равно числу т групд разр дов регистра); выходы /У; собирательные схемы 12; распределитель 13 с управл ющи.м входом 14 .и элементами задержки 15, 16 (число последних равно т).
Пусть в устройство ВВО.Д.ИТСЯ КО.Д
«11Q101, соответствующий ему парафазныГ; и1Н форл1аци.онный сигнал, носледовательпо. с периодом следов ани Г/,, поступает па информационные входы 7 регистра (диагра.ммы а. фиг. 2). Одновременно с постунле)ие.м сигнала «единица первого разр да кода на управл ющий вход 14 поступает импульсный управл ющий сигнал длительностью (период следовани учнравл ющих сигналов Туравеи ЗГ , а IB общем случае ), который по.даетс на управл юнип вхо.д разр дов третьей группы (.разр ды 3 и 6) и управл ющий BXiQ,i входных ,клапанов 10 (диапрамма б).
В тр.игг&ре разр да 3 кйчинаетс пр оцесс опрокидывани (диаграмма ж), что соответствует вводу в разр д 3 первого .разр да кода («единицы).
После задержки в элементе 15 на врем ГА управл ющий имлульс псстулает на управл ющий вход р азр дов .второй 1Г,рупиы (разр ды 2 н 5) управл ющий вход входных клааанов 9 (диаграмма в). В триггере разр да 2 нач,и,наетс процесс опрокндыва к (диаграмма е), что соответствует .вводу в разр д 2 BT.op.oro разр да кода («единицы). По.сле задержки в элементе 16 на врем TI, упр.авл ющий импульс поступает па управл ющий вХОд разр дов первой группы (разр ды / и 4) и упра.вл ющий вход вхо.дных клапанов 8 (диагралг.ма г). Триггер разр да / в исходном состо нии, что соответствует вводу в разр д / третьего разр да .кода «нул .
Далее на управл ющей вход 14 регистра вновь поступает управл ющий импульс, происходит сдвиг лер.вого разр да кода из раз1р да 3 регистра В разр д 6 (диапрамма k) и ввод четвертого разр да кода («еди.Екаы) в разр д 3 регистра (днаграмма ж), далее сдвиг второго разр да кода -из разр да 2 регистра .в разр д 5 (диаграмма и) и ваод п того разр да кода («нул ) в разр д 2 регистра (диаграм.ма е) и, in-aKOweu - сдвиг третьего разр да кода из разр .да / регистра в разр д 4 (диагра.мма з) и ввод uiecToro разр да кода («единицы) в разр д / регистра (диаграмма д). После завершени (процессов опрокидывани в разр дах регистра последний приходит в состо ш е, соответсгзующее хранению кода «110101.
Дл последовательного вывода кода .из регистра на у;правл ющий вход 14 подаютс два управл ющих импульса с периодом следовани Г,, и на выходах регистра 11 формируетс последо.ватель/НЫЙ .кодовый сигнал с периодом следов ани , соответствуюiTL
щ.ий .коду «110101 (диаграмма л).
образом, если врем опрокиТаким триггера fo и задержки на дывани
(т.
е.
соотаетствует вентил х ; 7, -Сз + fa),
пер.иод следовани разр дов Т,
входного кода равен Г/, - причем Km п.
Пр,и использовании в устройстве схем с монофазными сигнал.амй вместо пар кла.панов , собирательных схем, инфqpмa.ци. входов .и выходов ,исп.о.льзуютс одиночные .клапаны, о.дна собирательна cxeMia, .по одному ивфор.мационному входу и выходу.
Входные .ииформационные сигналы .могут быть как потенциальными, так и импульсными .
П р е .д м е т .изобретен и
Сдвигающий регистр, содержащий группы
разр дов, каждый ,из которых содерж.ит триггер , выходы которого выходные вентили соединены с соответствующими входа.м.и триггера последующего разр д.а той же гр}п пы, выходы входных клапанов .каж.дой
труппы разр дов соединены ,с соответствую шим;и входами триггера первого разр да той же гру.п.пы, распредел.итель, собирательные схемы отличающийс тем, что, с целью повыщен и быстродействи и надеж.н.ости устройства , управл ющ.Ие входы .выходных вентилей .всех разр дов каждой -группы и входных клапанов той же группы соединены с соответствующим выходом распределител , входы входных клапанов всех групп разр дов
соединены с информацио.ниыми входами устройства , выходы выходИЫХ вентилей по.след;них разр дов всех групп соединены со входам и соответ,ствуюи1их собирательных схем.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1718730A SU406226A1 (ru) | 1971-11-29 | 1971-11-29 | Сдвигающий регистр |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1718730A SU406226A1 (ru) | 1971-11-29 | 1971-11-29 | Сдвигающий регистр |
Publications (1)
Publication Number | Publication Date |
---|---|
SU406226A1 true SU406226A1 (ru) | 1973-11-05 |
Family
ID=20494326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1718730A SU406226A1 (ru) | 1971-11-29 | 1971-11-29 | Сдвигающий регистр |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU406226A1 (ru) |
-
1971
- 1971-11-29 SU SU1718730A patent/SU406226A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU406226A1 (ru) | Сдвигающий регистр | |
GB1363707A (en) | Synchronous buffer unit | |
SU437061A1 (ru) | Генератор цепеей маркова | |
SU1307587A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU374586A1 (ru) | Генератор рекуррентной последовательности с самоконтролем | |
SU463234A1 (ru) | Устройство делени времени циклов на дробное число интервалов | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
JPS57705A (en) | Operating method of ladder circuit input part on column cycle system | |
SU717756A1 (ru) | Устройство дл определени экстремального числа | |
SU418964A1 (ru) | Устройство для форл1ироеания серийпрямоугольных импульсов | |
SU924704A1 (ru) | Устройство дл возведени в куб | |
SU586552A2 (ru) | Устройство дл формировани серий пр моульных импульсов | |
SU526909A1 (ru) | Устройство дл моделировани марковских процессов | |
SU1508210A1 (ru) | Арифметическое счетное устройство | |
SU652709A1 (ru) | Делитель частоты с програмным управлением | |
SU450369A1 (ru) | Счетный модуль | |
SU530466A1 (ru) | Реверсивный счетчик импульсов | |
SU517999A1 (ru) | Преобразователь напр жени в код поразр дного кодировани | |
SU941992A1 (ru) | Преобразователь число-импульсного кода в параллельный двоичный код | |
SU389625A1 (ru) | Устройство для формирования временного интервала | |
SU1345350A1 (ru) | Устройство дл изменени пор дка следовани двоичного кода | |
SU949823A1 (ru) | Счетчик | |
SU1272335A1 (ru) | Генератор кодовых колец | |
SU1120321A1 (ru) | Устройство дл извлечени корн седьмой степени | |
SU710054A1 (ru) | Устройство дл распознавани двоичных знаков |