SU526909A1 - Устройство дл моделировани марковских процессов - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может быть использовано дл  моделировани  марковских процессов.

Известны устройства дл  моделировани  марковских процессов.

Известно устройство дл  моделировани  марковских процессов, содержащее датчик случайных чисел, элементы «И, блок управлени  1. Однако оно позвол ет моделировать только односв зные марковские процессы.

Известно также устройство дл  моделировани  марковских процессов, содержащее датчик случайных чисел, элементы «И. Дл  моделировани  /п-св зных марковских процессов в него введен т-разр дный регистр сдвига. Это устройство имеет ограниченные функциональные возможности, что не позвол ет моделировать непрерывные случайные процессы 2.

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  моделировани  марковских процессов, содержащее блок управлени , первый вход которого подключен к входу устройства, регистр, вход которого подключен к первому выходу блока управлени , блок элементов «И, вход которого подключен к второму выходу блока управлени , а разр дные выходы - к разр дным входам регистра, сумматор, вход которого подключен к третьему выходу блока управлени ,

разр дные выходы - к разр дным входам блока элементов «И, а выход - к второму входу блока управлени , элемент «ИЛИ, первый вход которого подключен к входу устройства, а второй вход - к четвертому выходу блока управлени , датчик случайных чисел, вход которого подключен к выходу элемента «ИЛИ, а разр дные выходы - к разр дным входам сумматора 3.

Такое устройство не позвол ет моделировать процессы с независимыми приращени ми.

Цель изобретени  - расширение класса решаемых задач.

Это достигаетс  тем, что предлагаемое устройство дополнительно содержит делитель частоты , вход которого соединен с третьим выходом блока управлени , счетчик импульсов, вход которого соединен с вы.ходом делител  частоты, преобразователь кодов; перва  группа входов которого соединена с выходами счетчика импульсов, втора  группа входов - с разр дными выходами регистра, треть  группа входом - с разр дными выходами сумматора , а выходы - с разр дными входами датчика случайных чисел, и аналоговый аппроксиматор, вход которого подключен к четвертому выходу блока управлени , перва  группа входов - к разр дным выходам сумматора, втора  группа входов - к разр дным выходам регистра, а выход - к выходу устройства. На фиг. 1 показана блок-схема устройства на фиг. 2 приведены временные диаграммы ра боты устройства (а, б, в, г - сигналы на выходах блока управлени , д - содержимое регистра , е - содержимое сумматора, ж - сигнал на выходе датчика случайных чисел, з - сигнал на выходе аналогового аппроксиматора переходные процессы показаны условно как линейные); на фиг. 3 - сформированпа  устройством реализаци  моделируемого процесса в ином, чем на фиг. 2 масштабе времени. Устройство содержит датчик 1 случайных чисел, преобразователь 2 кодов, сумматор 3, блок 4 элементов «И, регистр 5, аналоговый аппроксиматор 6, счетчик 7 импульсов, делитель 8 частоты, элемент «ИЛИ 9, блок 10 управлени . Входы датчика 1 случайных чисел соединены с выходами преобразовател  2, а выходы - с входами сумматора 3, выходы которого подключены к входам анпроксиматора 6, к входам преобразовател  2 и через блок элементов «И 4 - к входам регистра 5, выходы которого подключены к входам апнроксиматора 6 и к входам преобразовател  2. Выходы блока управлени  10 соединены с входами аппроксиматора 6, регистра 5, блока элементов «И 4 и сумматора 3, выход которого соединен с входом блока управлени  10. Вход устройства подключен к первому входу элемента «ИЛИ 9 и к входу блока управлени  10, один из выходов которого соединен с вторым входом элемента «ИЛИ, выход которого подключен к входу датчика 1 случайных чисел. Вход делител  соединен с выходом блока управлени  10, а выход - с входом счетчика 7, выходы которого соединены с входами преобразовател  2. Датчик случайных чисел выполнен управл емым- распределение веро тностей генерируемых им чисел определ етс  согласно задаваемому ранее закону кодовой комбинацией, присутствующей на его управл ющих входах (т. е. кодовой комбинацией с выхода преобразовател  кодов 2). Датчик формирует на выходах случайное число в параллельной двоичной потенциальной форме после каждого импульса , поступающего на его запускающий вход. Преобразователь 2 формирует на выходах кодовые комбинации по заранее задаваемому закону из совокупности кодовых комбинаций , присутствующих на его трех группах входов - от счетчика импульсов 7, от сумматора 3 и от регистра 5. Сумматор 3 при поступлении импульса на его управл ющий вход прибавл ет число, присутствующее на входах, к своему содержимому . Если при этом происходит переполнение сумматора, на его выходе а по вл етс  импульс . Регистр 5 служит регистром пам ти. Многоразр дный логический элемент «И в момент поступлени  сигнала на его импульсный вход передает содержимое сумматора 3 в регистр 5. Аналоговый аппроксиматор имеет две группы входов, соединенных соответственно с выходами регистра 5 и сумматора 3, а также запускающий (синхронизируюи1,нй) вход. Иосле каждого запускающего импульса апироксиматор в течение заранее фиксированного времени линейно измен ет напр жение U на выходе от значени , кодируемого содержимым регистра 5, до значени , кодируемого содержимым сумматора 3 (фиг. 2 и 3). Делитель частоты выполнен управл емым- требуемый коэффициент делени  устанавливаетс  перед началом работы и может измен тьс  во врем  моделировани  реализации процесса (например, по заданной программе). Блок управлени , спуст  некоторое врем  после поступлени  импульса на его запускающий вход, генерирует на выходах а-г сдвинутые во времени короткие имнульсы с периодом Г (фиг. 2). Генерирование прекращаетс  после поступлени  импульса на вход останова (с выхода А сумматора 3). Схема работает следующим образом. Рассмотрим сначала режим моделировани  однородного процесса с независимыми приращен и   м и. В исходном состо нии в сумматоре 3 и регистре 5 находитс  число ло, кодирующее требуемое начальное значение U моделируемого случайного процесса {i}, блок управлени  остановлен (т. е. импульсы на его выходах не генерируютс ), делитель частоты 8, счетчик 7 и преобразователь 2 кодов в этом режиме в работе схемы не участвуют (могут быть отключены ). Датчик случайных чисел настраиваетс  на генерирование нормально распределенных чисел с требуюн1ими параметрами. Иуск схемы осуществл етс  подачей импульса на запускающий вход блока управлени . Этот же импульс через элемент «ИЛИ поступает на запускаюп ий вход датчика случайных чисел. Спуст  врем  та импульс с выхода а блока управлени  сбрасывает в нуль регистр 5, спуст  необходимое дл  этого врем  TG по вл етс  импульс на выходе б блока управлеии  10, передающий в регистр 5 содержимое сумматора 3 (в первом такте он, следовательно , возвращает регистр в исходное состо ние), спуст  необходимое дл  этого врем  Тв импульс с выхода е блока управлени  10 побуждает сумматор 3 прибавить случайное число Дь сформированное к этому времени датчиком I, и содержимому сумматора, т. е. теперь в сумматоре находитс  число Xi ;iCo-f АЬ Через врем  Тг, необходимое дл  окончани  процесса уммировани , по вл етс  имнульс на выходе г блока управлени  10, запускающий аппрокиматор 6 и датчик случайных чисел 1. Существенно, что 7 тб-|-Тв+гг т (величиа т ограничена снизу временем переходных роцессов в регистре и сумматоре и имеет по док микросекунд или их долей, величина Т граничена снизу быстродействием датчика лучайных чисел, поэтому Т превосходит велиину т на несколько пор дков. Вследствие этого переходными процессами в аппроксиматоре в течение времени т при смене содержимого регистра и сумматора можно пренебречь, от них легко избавитьс , например, при помощи простого фильтра. Величина тп выбираетс  такой, чтобы за врем  датчик случайных чисел закончил формирование первого числа AI. С момента запуска аипроксиматора напр жение на его выходе начинает линейно измен тьс  от значени  f/o До значени  t/i, соответствуюн1 ,его числу Xi в сумматоре 3. причем это изменение заканчиваетс  за врем  Т-т (можно считать, что практически изменение напр жени  на выходе аппроксиматооа 6 от Ui до /,-+ осуществл етс  за врем  Г между импульсамп на его запускающем входе). Далее работа схемы протекает аналогично описанному: очередной импульс управлепи , по вл ющийс  на выходе а блока управлепи , сбрасывает регистр в нуль, импульс с выхода б передает в регистр содержимое сумматора Xi, импульс с выхода в формирует в сумматоре число X2 Xi+A2, импульс с выхода г вновь запускает датчик случайных чисел, формирующий теперь приращение Дз. и аналоговый аппроксиматор , линейно измен ющий за воем  Т очередного такта выходное напр жение от уровн  f/1 до уровн  Uz, соответствующего числу Xz в сумматоре. Формируема  таким образом реализаци  U(t) (фиг. 3). Если в результате суммировани  получаетс  число, превосход щее емкость сумматора, па его выходе А по вл етс  импульс переполнени , прекрай1.ающий работу блока управлени , снабженного соответствующей индикацией. Формируемый процесс  вл етс  детерминированным в пролежутках между тактовыми имплльсами. однако имеет иезависммые прираптени  на пптервалах времени, равных или больших Т. Величина Т при использовании современных быстродействующих датчиков случайных чисел может быть сделана на столько малой, чтобы выходной сигнал устройства с достаточной дл  аналогового моделировани  точностью мог быть использован как непрерывный процесс с независимыми приращени ми. При моделировании неоднородного процесса с независимыми приращени ми (т. е. с параметрами распределени  приращений, завис пщмп от времени) в работе схемы участвуют также счетчик импульсов 7, де.чптель частоты 8 и преобразователь кодов 2, остальные элементы схемы работают аналогично описанному . Счетчик 7, суммиру  импульсы, поступающие через делитель 8 с выхода в блока управлени  10, ведет, по сути, отсчет времени. Преобразователь кодов настраиваетс  на воспроизведение требующейс  зависимости параметров распределени  чисел Д,- от времени (т. е. от величины i, фиксируемой счетчиком 7), остальные входы преобразовател  2 ппи этом формировании выходных кодовых комбинации не участвуют, т. е. могут быть отключены от выходов регистра 5 и сумматора 3 соответственно . Наличие делител  частоты 8 обеспечивает возможность изменени  масштаба времени указанной зависимости. При моделировании однородного непрерывного марковского процесса счетчик 7 и делитель 8 отключены, в работе участвует преобразователь кодов, причем используютс  лишь его входы, соединенные с выходами сумматора . Преобразователь 2 настраиваетс  на воспроизведение требуюшейс  зависимости параметров распределени  величины приращени  процесса Д от величины х (содержимого сумматора , т. е. текуш,его значени  проиесса). Если аналогично описанному выше подключить счетчик 7. делитель частоты 8 и соответственно настроить преобразователь 2 (с использованием входов, соединенных со счетчиком 7), получают неоднородный марковский процесс, распределение величины x,-+i зависит как от величины х, так и от величины i (т. е. от времени ). Использу  также входы преобразовател  2, соединенные с выходами регистра 5, получают требуемую зависимость распределени  величины М одновременно от величины Xi, X,. Устройство также можно использовать дл  моделировани  менее часто встречающихс  в практике процессов с независимыми значени ми . С этой целью достаточно отключить входы преобразовател  2. соединенные с выходами регистра 5, а также входы, соединенные с выходами сумматора 3 (т. е. ликвидировать зависимость распределепи  величины Д, от величины Х; и x,), а сумматор 2 перед каждым суммированием устанавливать в нуль, т. е. использовать его в роли регистра. При этом в регистре 5 и сумматоре Формируютс  числа Д, и Д,-+1 соответственно,  вл ющиес  независимыми . аппрокспматор 6 строит пх линейную огибающую аналогично описанному выще. Устройство может также моделировать многосв зные марковские процессы, у которых распределение величины зависит от нескольких предыдущих значений: x;-i, х,, ..., х,--,,. Дл  этого следует лишь использовать п регистров. включенных аналогично регистру 5, так что в каждом такте содержимое -го регистра передаетс  в (-f 1)-й. На выходах сумматора 3 в описанных выще режимах моделируютс  случайные последовательности соответствующих типов, которые могут быть непосредственно нспользованы при моделировании стохастических объектов. Подключа  к выходу сумматора обычный цифроаналоговый преобразователь, можно получить процесс соответствующего вида с конечным множеством значений и непрерывным временем . Ф о р т у л а изобретени  Устройство дл  моделировани  марковских процессов, содержащее блок управлени , первый вход которого подключен к входу устройства , регистр, вход которого подключен к первому выходу блока управлени , блок элементов «И, вход которого подключен к второму выходу блока управлени , а разр дные выходы- к разр дным входам регистра, сумматор, вход которого подключен к третьему выходу блока управлени , разр дные выходы - к разр дным входам блока элементов «И, а выход- к второму входу блока управлени , элемент «ИЛИ, первый вход которого подключен к входу устройства, а второй вход-к четвертому выходу блока управлени , датчик случайных чисел, вход которого подключен к выходу элемента «ИЛИ, а разр дные выходы- к разр дным входам сумматора, отличающеес  тем, что, с целью расширени  класса решаемых задач, устройство дополнительно содержит делитель частоты, вход которого соединен с третьим выходом блока управлени .

счетчик импульсов, вход которого соединен с выходом делител  частоты, преобразователь кодов, перва  группа входов которого соединена с выходами счетчика импульсов, втора  группа входов - с разр дными выходами регистра , треть  группа входов - с разр дными выходами сумматора, а выходы - с разр дными входами датчика случайных чисел, и аналоговый аппроксиматор, вход которого подключен к четвертому выходу блока управлени , перва  группа входов - к разр дным выходам сумматора, втора  группа входов - к разр дным выходам регистра, а выход - к выходу устройства.

Источники, прин тые во внимание при экспертизе:

1.Авт. св. № 292281, G 06F 15/36, 1969.

2.Авт. св. № 333667, G 06G 7/52, 1970.

3.Авт. св. № 437061, G 06F 1/02, 1973.

Bbiwd

Ж

Фиг.З

Фиг 2.