SU428385A1 - - Google Patents
Info
- Publication number
- SU428385A1 SU428385A1 SU1829743A SU1829743A SU428385A1 SU 428385 A1 SU428385 A1 SU 428385A1 SU 1829743 A SU1829743 A SU 1829743A SU 1829743 A SU1829743 A SU 1829743A SU 428385 A1 SU428385 A1 SU 428385A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- trigger
- inputs
- output
- units
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
1
Изобретение относитс к вычислительной технике.
Известные устройства аналогичного назначени , содержащие логические схемы «И и «ИЛИ, требуют большого количества оборудовани , особенно при большом числе разр дов контролир|уемого кода.
Целью изобретени вл етс упрощение устройства. Это достигаетс тем, что предлагаемое устройство содержит распределитель импульсов и фиксирующий триггер, счетный вход которого соединен с :выходом схемы «ИЛИ, а его нулевой вход подключен к первому выходу распределител импульсов, другие выходы которого соединены со вторыми входами соответствующих схем «И.
Блок-схема предлагаемого устройства приведена на чертеже.
Уст1ройство дл контрол двоич-ного кода на четность содержит расиредел,итель / и.млульсов , схемы 2 «И, cxeAiy 3 «ИЛИ и фиксир|ующий триггер 4.
Устройство работает следующим образом. При подаче сигнала «контроль на вход распределител / имлульсов по еивщийс на его первом выходе и.мстульс усталавливает фиксирующ,ий триггер 4 в нулевое положение , соответствующее «четно.му числу единиц контролируемого кода. Импульсы с остальных
выходов распределител / поочередно поступают на вторые входы схем «И, первые входы которых подключены к выходам соответствующих контролируемых разр дов. При ;этом выходные импульсы схем 2 «И, входы которых подключены к выходам разр дов, наход щихс в состоЯНии «1, через схему 3 «ИЛИ поступают на счетный вход фиксирующего триггера 4 и перебрасывают его.
Триггер 4 в процессе контрол производит счет «единиц в контролируемом двоичном коде. Если число «единиц - четное, то триггер 4 остаетс в исходном (нулевом) состо нии, если же число «единиц - нечетное, то триггер находитс в противоположном - единич ,ном состо нии. I
Предмет изобретени
20
Устройство дл контрол двоичного кода
на четность, содержащее схемы «И, первые
1ВХОДЫ которых соединены с выходами соот ветст1вующих контролируемых разр дов, и схему «ИЛИ, входы которой подключены к выходам схем «И, отличающеес тем, что, с целью упрощени устройства, оно содержит распределитель импульсов и фиксирующий .триггер, счетный вход которого соединен с выходом схемы «ИЛИ, а его нулевой вход подключен к первому выходу распределитед импульсов , другие выходы которого соединены
со вторыми входами соответствующих схем «PI.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1829743A SU428385A1 (ru) | 1972-09-18 | 1972-09-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1829743A SU428385A1 (ru) | 1972-09-18 | 1972-09-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU428385A1 true SU428385A1 (ru) | 1974-05-15 |
Family
ID=20527388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1829743A SU428385A1 (ru) | 1972-09-18 | 1972-09-18 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU428385A1 (ru) |
-
1972
- 1972-09-18 SU SU1829743A patent/SU428385A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1022977A (en) | Improvements in and relating to digital apparatus | |
SU428385A1 (ru) | ||
US2888647A (en) | System for representing a time interval by a coded signal | |
US3519941A (en) | Threshold gate counters | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU473184A1 (ru) | Устройство дл формировани и хранени вычетов чисел по модулю три | |
SU407313A1 (ru) | УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОСТАТКА ПО МОДУЛЮ от ЧИСЛА | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU888125A1 (ru) | Устройство дл коррекции сбойных кодов в кольцевом распределителе | |
SU427458A1 (ru) | Регенератор двоичных символов | |
SU427331A1 (ru) | Цифровой интегратор с контролем | |
SU463234A1 (ru) | Устройство делени времени циклов на дробное число интервалов | |
SU1647890A1 (ru) | Декадное счетное устройство | |
SU437079A1 (ru) | Устройство дл перемножени функций распределени веро тностей | |
SU733109A1 (ru) | Троичный реверсивный п-разр дный счетчик импульсов | |
SU383042A1 (ru) | Формирователь кодовых комбинаций | |
SU985942A1 (ru) | Селектор импульсов по периоду следовани | |
SU961140A1 (ru) | Интегрирующий преобразователь частоты следовани импульсов в код | |
SU456366A1 (ru) | Управл емый делитель частоты | |
SU395987A1 (ru) | К АВТОРСКОМУ СВИДЕТЕЛЬСТВУМ. Кл. Н 03k 23/00УДК 681.3.055(088.8) | |
SU430497A1 (ru) | Устройство для периодического отсчета определенного числа импульсов | |
SU526909A1 (ru) | Устройство дл моделировани марковских процессов | |
SU485446A1 (ru) | Веро тностное устройство дл сложени двух чисел | |
SU364109A1 (ru) | Распределитель импульсов на потенциальных элед1ентах | |
SU552609A1 (ru) | Асинхронное устройство дл определени четности информации |