SU985942A1 - Селектор импульсов по периоду следовани - Google Patents

Селектор импульсов по периоду следовани Download PDF

Info

Publication number
SU985942A1
SU985942A1 SU813285442A SU3285442A SU985942A1 SU 985942 A1 SU985942 A1 SU 985942A1 SU 813285442 A SU813285442 A SU 813285442A SU 3285442 A SU3285442 A SU 3285442A SU 985942 A1 SU985942 A1 SU 985942A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
counter
pulse counter
Prior art date
Application number
SU813285442A
Other languages
English (en)
Inventor
Николай Васильевич Меньших
Олег Викторович Колосов
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU813285442A priority Critical patent/SU985942A1/ru
Application granted granted Critical
Publication of SU985942A1 publication Critical patent/SU985942A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

(54) СЕЛЕКТОР ИМПУЛЬСОВ ПО ПЕРИОДУ Изобретение относитс  к импульсной технике и может быть использовано в вычислительной технике, радиолокащга, технике обработки и передачи информации Известны устройства аналогичного назначени , содержащие генератор сдвига , устройство управлени , ключи, элеме ты И, счетчик сдвига и элементы задер ки, вьтолненные на сдвиговых регист pax С11 . Недостатком таких устройств  вл етс  невозможность коррекции возникаюших ошибок. Наиболее близким. по технической сушности к предлагаемому  вл етс  устройство, содержащее два одинаковых селектора импульсов, соединенных между собой щш помощи элементов ИЛИ и  мекщих в своем составе задержки Н логические схемы 121 Устройство позвол ет коррстгаровать одиночные ошибки во входной последовательности импульсов, однако обладае нвэкой помехоустойчивостью, определ еСЛЕДОВАНИЯ МОЙ возникновением ложных сигналов, если кратность ошибок во входной после- довательноста импульсов велика. Цель изобретени  - повышение помеэсоустойчивости устройства. Ук 1занна  цель достигаетс  тем, что в устройство, содержащее N элементов задержки, введены блок суммировани , содержащий N - разр дный счетчик импульсов, первый и второй элементы«И и первый, второй и третий икверго ры , причем к информационному входу t го разр да счетчика импульсов, подключен выход 1-го элемента задержки, вход которого соединен с выходом i - го разр да,счетчика нмпульсов , вход 41 которого потапючеа к выходу первого элемента И, первый вход которого через первый нввертсф соеоинев с выходом перенос счетчика импульсов, а второй - свкоа оЛ шиной устройства в 1вкод ю« втор( ч инЪертора, выход которого соединен с первым входсм И, второй вход которого через третий инвентор соедине с выходом Заем счетчика импульсов, а выход - со входом -I счетчика импупьсов На чертеже приведена структурна  схема селектора импульсов по периоду следовани . Устройство содержит N элементов ,() ( 1 N ), задержки блок 2 суммировани , в который вход т N разр дный счетчик 3 импульсов, эЛбгйен ты И 4 и 5 и инверторы 6-8, устройство имеет входную и выходную шину 9   10. Устройство работает следующим об- разом. Входна  последовательность импульсов поступает йа второй вход элемента 4 и через инвертор 7 на первый вход 5. Пока счетчик 4 не переполнен на вьпсоде Перенос ) существует нулевой потенциал, который с помсщью инвертора 6 преобразуетс  в единичный , разре шающий поступление импульсов на вход +1 счетчика 3. Счетчик 3 считает импульсы в каншом тактовом интервале, соответствуюшем длительности задержки одной  чейки элемента IJ задержки ( Г- « сел Наприм при использовании регистров сдвига в качестве элементов задержки, длительность задержки Та равна периоду сле довани  синхроимпульсов сдвига. С каж дым тактом происходит, во-первых, суммирование двоичного кода, считывае мого с выходов элементов 1.1-1 М , задержки и информации, поступаюшей ,на.входы +t или -I сче чика 3; во-вторых, продвижение импульсов пара лельного двоичного кода по элементу задержки. Спуст  интервал импульсы с выходов элементов 1.1-1 за держки поступают на входы блока 2 и вн на входы элементов задержки (согласно двоичному коду числа, записанного в счетчике 3), Периодические импульсы, отсто щие один от другого на селектируемом инт вале времени Трр , регул рно добавл  ют в сумматор единицу. В результате этого процесса в тактовых интервалах, относ щихс  к периодическим свгвалам которые повтор ютс  через интервал врем&т ICB/ , какап иваетх:  число. соответствующее заполненвю счетчика При этом (после подсчета 2 - I имп сов с периоде ) в соответствующ тактовых интервалах счетчика 3 переп н етс  и на его выходе Перенос и на выходе инвертора 6 потенцкап измен етс  на противоположный, запрещающий поступление входных импульсов на вход -J-l счетчика 3. В случае пропадани  одного или нескольких импульсов во входной последовательности единичный погеншшл подаетс  на вход -I счетчика 3 через инвертор 7 и элемент 5., При этом каждый раз из содержимого счетчика вычитаетс  единица, измен   двоичный код числа. Изменение начинаетс  с младших разр дов. В старшем разр де сохра-, н етс  единица при пропадании -2 - I импульсов подр д. В тех тактовых интервалах, где присутствуют помеховые импульсы с интервалом Г-,,.. , единичные сигналы посту° . 1 пают то на взюд +1, то на вход -I счетчика 3„ В результате чего в блоке 2 суммировани  число, соответствующее этим разр дам, будет небольшим или равным нулю из-за компенсаци  суммироваки  вьгчитани и. На этих тактовых интервалах по элементу задержки, соответствующей старшей степени двоичного кода, не будет единичных щтульсоа. Таким образом, алгоритм работы устрсйства заключаетс  в том, что в нем. Bo iepBbix, наличие импульса отождествл етс  с +1, а отсутствие - с -I; во-вторых , осуществл етс  алгебраическое суммирование результатов анализа на каждом тактовсжд отрезке времени периода t периода , в-третьих, в замкнутом контуре счетчик-элемент задержки-счетчик происходит циркул ци  с периодом Tj«g разр дов параллельного двоичного кода, прив занных к тактовым интервалам, соотье1ствукп|им положешпо импульсов на временной оси. Импульсы, следующие по линии задержки I.N , соответствующей старшей степени двоичног;о кода, и рбладак пие наибольшей помехозащищенностью,  вл ютс  выходньм сигналом предлагаемого устройства и поступают на выходную шину Ю. Высока  помехоустойчивость  вл етс  одним на основных достоинств предлагаемого устройства, Напрголер, предлагаемое устройство, содержшцее N элементов задержки, формирует импульсы, соответствукмцие селектируемым сигналам, при пропадашш во входном сигнале не более 2 - I следующих друг за другом импульсов и при по влении 2 - I ложных с интервалом . Известное устрой

Claims (1)

  1. Формула изобретения
    Селектор импульсов по периоду следования, содержащий N элементов 25 задержки, отличающийся тем, что, с целью повышения помехоустойчивос ти, в него введен блок суммирования, содержащий М - разрядный счетчик импульсов, первый и второй элементы И и первый, второй и третий инверторы, причем к информационному входу 4 - го разряда счетчика импульсов подключен выход i - го элемента задержки, вход которого соединен с выходом ΐ - го разряда счетчика импульсов, вход ’ +1 которого подключен к выходу первого элемента И, первый вход которого через первый инвертор соединен с выходом (Перенос счетчика импульсов, а второй-( с входной шиной устройства и входом второго инвертора, выход которого соединен с первым входом второго элемента И, второй вход которого через третий инвертор соединен с выходом Заем счетчика импульсов, а выход - с входом -1 счетчика импульсов.
SU813285442A 1981-02-06 1981-02-06 Селектор импульсов по периоду следовани SU985942A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813285442A SU985942A1 (ru) 1981-02-06 1981-02-06 Селектор импульсов по периоду следовани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813285442A SU985942A1 (ru) 1981-02-06 1981-02-06 Селектор импульсов по периоду следовани

Publications (1)

Publication Number Publication Date
SU985942A1 true SU985942A1 (ru) 1982-12-30

Family

ID=20956996

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813285442A SU985942A1 (ru) 1981-02-06 1981-02-06 Селектор импульсов по периоду следовани

Country Status (1)

Country Link
SU (1) SU985942A1 (ru)

Similar Documents

Publication Publication Date Title
US4160154A (en) High speed multiple event timer
SU985942A1 (ru) Селектор импульсов по периоду следовани
SU395989A1 (ru) Накапливающий двоичный счетчик
SU1075260A1 (ru) Устройство дл суммировани @ -разр дных последовательно поступающих чисел
SU1008750A1 (ru) Устройство дл перебора сочетаний
SU1418705A1 (ru) Накапливающий сумматор
SU428385A1 (ru)
SU1247773A1 (ru) Устройство дл измерени частоты
SU411453A1 (ru)
SU450153A1 (ru) Преобразователь код-веро тность
SU436352A1 (ru) УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов
SU590822A1 (ru) Устройство дл передачи информации
SU1658169A1 (ru) Устройство дл определени среднего арифметического значени
SU1116426A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU922765A1 (ru) Устройство дл определени законов распределени веро тностей
SU531157A1 (ru) Сумматор параллельного действи
SU567208A2 (ru) Многоразр дный декадный счетчик
SU1022157A1 (ru) Асинхронное матричное устройство дл делени
SU1619264A1 (ru) Генератор псевдослучайной бинарной последовательности
SU1120321A1 (ru) Устройство дл извлечени корн седьмой степени
SU470927A1 (ru) Устройство мажоритарного декотировани при трехкратном повторении дискретной информации
RU1783616C (ru) "Преобразователь кода Фибоначчи в код "золотой" пропорции"
SU1363214A1 (ru) Устройство дл формировани остатка по произвольному модулю от числа
SU260961A1 (ru) УСТРОЙСТВО дл ФОРМИРОВАНИЯ СЕРИЙ ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ
SU1562966A1 (ru) Устройство дл выбора асинхронных сигналов по критерию М из N