SU1619264A1

SU1619264A1 - Генератор псевдослучайной бинарной последовательности

Info

Publication number: SU1619264A1
Application number: SU894651795A
Authority: SU
Inventors: Виктор Степанович Миронов; Евгений Александрович Пищик; Владимир Михайлович Галецкий; Анатолий Николаевич Морозевич
Original assignee: Предприятие П/Я А-3327
Priority date: 1989-02-14
Filing date: 1989-02-14
Publication date: 1991-01-07

Abstract

Изобретение относитс к вычислительной технике.и может быть использовано при построении имитационно- моделирующей аппаратуры. Цель изобретени - повышение точности формировани веро тностных свойств генерируемой последовательности путем вы влени и устранени сбойных ,ситуаций. Генератор содержит регистр 1 сдвига, первый 2, второй 3, третий 4 и четвертый 5 сумматоры по модулю два, дополнительный регистр 6 сдвига, счетчик 7, элемент ИЛИ 8. Поставленна цель достигаетс введением четвертого сумматора 5 по модулю два, дополнительного регистра 6 и элемента ИЛИ 8 с соответствующими св з ми. 1 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано при построении имитационно- моделирующей аппаратуры.

Цель изобретени - повышение точности формировани веро тностных свойств генерируемой последовательности путем вы влени и устранени Сбойных ситуаций.

На чертеже представлена структурна схема генератора.

Генератор содержит регистр I сдви га 1, первый 2, второй 3,третий 4 и четвертый 5 сумматоры по модулю два, дополнительный регистр 6 сдвига, счетчик 7, элемент ИЛИ 8.

Генератор работает следующим образом .

Тактовые импульсы по входу 9 поступают на тактовый вход п-разр дно- го регистра 1 сдвига. Сигналы с разр дных выходов этого регистра воздействуют на входы первого 2 сумматора по модулю два, выходной сигнал ко торого поступает на информационный вход регистра сдвига. Выбор разр дных выходов регистра 1, подключаемых к входам первого сумматора 2 по моду лю два, производитс таким образом, чтобы обеспечить получение псевдослучайной последовательности максимальной длины.

С приходом каждого тактового импульса очередное псевдослучайное бинарное значение образуетс на выходе последнего разр да регистра сдвига и поступает на информационный вход дополнительного m-разр дного регистра 6 сдвига. Сдвиг информации в этом регистре и запись очередного значе- ни в первый его разр д с выхода регистра 1 также производитс по тактовым импульсам от входа 9. На выходе последнего разр да дополнительного регистра 6 образуетс сдвинута на m тактов копи последовательности, имеющей место на выходе последнего разр да регистра 1. Эта последовательность с выхода дополнительного регистра 6 вл етс выходной псевдослучайной бинарной последовательностью .генератора , поступающей на ег выход 10. Одновременно эта последовательность воздействует на один из входов четвертого сумматора по модулю два, на другой вход которого поступает сигнал с выхода третьего сумматора 4 по модулю два. К входам

0

5

0

5

0

5

этого сумматора подключены такие разр дные выходы регистра 1 чтобы на выходе сумматора 4 образовалась последовательность , задержанна на m тактов. В результате, при отсутствии сбоев в регистрах 1 и 6 на обоих входах четвертого сумматора 5 по модулю два будут иметь место полностью совпадающие последовательности, в результате чего на его выходе будет нулевой сигнал.

При наличии сбоев в регистрах на выходе сумматора 5 возникает единичный сигнал, поступающий через элемент ИЛИ 8 на выход 11 сигнализации о наличии сбойной ситуации, одновременно этот сигнал воздействует на входы начальной установки регистров 1 и 6, устанавлива их в состо ни , соответствующие правильной работе генератора. Второй сумматор 3 по модулю два и счетчик 7 с коэффициентом пересчета п обеспечивают обнаружение и устранение вли ни сбоев, св занных с по влением последовательности, содержащей более, чем п единиц или нулей. При правильном чередовании единиц и нулей на выходе второго сумматора 3 по модулю два образуютс единичные сигналы, осуществл ющие 1 сброс счетчика 7 и не допускающие 1 тем самым его переполнени в результате счета тактовых импульсов, воздействующих на счетный вход счетчика 7. Если же будет иметь место последовательность , содержаща более, чем п единиц или нулей, через (п+1) такт счетчик выдает сигнал на выходе -переполнени , свидетельствующий о наличии сбойной ситуации. Этот сигнал через элементы ИЛИ 8 осуществл ет установку регистров 1 и 6 и по выходу 11 сигнализирует о по влении сбойной ситуации.

Claims

Формула изобретени

Генератор псевдослучайной бинарной последовательности, содержащий регистр сдвига, первый, второй и третий сумматоры по модулю два и счетчик , причем вход тактовых импульсов генератора подключен к счетному входу счетчика и тактовому входу регистра сдвига, выход которого соединен с выходами первого сумматора по модулю два, выход которого соединен с информационным входом регистра

сдвига, выход второго сумматора по модулю два соединен с входом сброса счетчика, отличающийс тем, что, с целью повышений точности формировани веро тностных свойств генерируемой последовательности , в него введены дополнительный регистр сдвига, четвертый сумматор по модулю два и элемент ИЛИ, выход которого вл етс выходом сигнализации о наличии сбойной ситуации в устройстве и соединен с входами начальной установки регистра сдвига и дополнительного регистра сдвига, выходы регистра сдвига соединены с входами третьего сумматора по модулю два, выход которого соединен с пер0

вым входом четвертого сумматора по модулю два, второй вход которого соединен с выходом последнего разр да дополнительного регистра сдвига, вл ющимс выходом генерируемой последовательности генератора, а выход соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом переполнени счетчика, выход последнего разр да регистра сдвига соединен с первым входом второго сумматора по модулю два и информационным входом дополнительного регистра сдвига , выход первого разр да которого соединен с вторым входом второго сумматора по модулю два.