SU1174919A1 - Устройство дл сравнени чисел - Google Patents
Устройство дл сравнени чисел Download PDFInfo
- Publication number
- SU1174919A1 SU1174919A1 SU833643173A SU3643173A SU1174919A1 SU 1174919 A1 SU1174919 A1 SU 1174919A1 SU 833643173 A SU833643173 A SU 833643173A SU 3643173 A SU3643173 A SU 3643173A SU 1174919 A1 SU1174919 A1 SU 1174919A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- counter
- elements
- group
- Prior art date
Links
- 238000009434 installation Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при реализации технических средств дискретной автоматики и цифровых вычислительных машин. .
Целью изобретени вл етс упрощение устройства.
На чертеже представлена блок-схема устройства дл сравнени чисел.
Устройство содержит счетчик 1, группы элементов И 2 .и 3, элемент ИЛИ 4, первый 5 ивторой 6 элементы .задержки., сдвиговый регистр 7, вход 8 начальной установки, информационный вход 9, вхол(ы 10 задани минимального числа И входы 11 задани допуска, выходы 12-14.
Счетчик 1 должен содержать две группы установочных информационных входов, ему эквивалентен любой счетчик с одной группой установочных информационных входов, на вход которого подключена буферна группа двухвходовых элементов ЙШ.
Элементы 5 и 6 задержки при микросхемном исполнении устройства могут быть реализованы, например, на базе Д-триггеров.
Сдвиговый- регистр 7 должен быть трехразр дный. При микросхемном исполнении устройства -могут быть использованы , например, микросхемы сдвговых регистров на четыре разр да в одном корпусе из 155 серии (К155ИР1, КМ155ИР1).
Устройство работает следующим образом .
В процессе работы устройства на информационных входах 10 посто нно присутствует параллельный обратный код минимально допустимого числа ) на группе информационных, входов 11 посто нно присутствует параллельный обратный код допуска (Д) сравниваемьпс чисел.
В начале каждого цикла работы устройства на управл ющий вход 8 поступает сигнал, который производит установку счетчика 1 в состо ние 00 00...О и сдвигового регистра 7 в состо ние 100, что соответствует единственному единичному сигналу на выходе 12 и нулевым сигналам на выходах 13 и 14, а также поступает на элемент 5 задержки. Первый задержанный сигнал поступает на управл клц входы группы 3 элементов И и обеспечивает запись в счетчик 1 обратного кода числа (A,и„). Второй задержанный сигнал через элемент ИЛИ 4 .поступает на счетный вход счетчика 1 и обеспечивает формирование дополнительного
+ 1 .
обратного кода, т.е.А
МММ
Затем на информационный вход ) начинает поступать число Б в виде унитарного кода, который через элемент ИЛИ 4 поступает на счетный.вход счетчика 1. .
Пусть Б В этом случае счетчик 1 в процессе пересчета импульсной последовательности числа Б не переполнитс и сигнал на его выходе несформируетс . Следовательно-, к концу цикла сравнени сдвиговый регистр 7 остаетс в состо нии 100 т.е. с единственным единичным сигналом только на выходе 12.
Пусть Ауинб Б 6 А ;wuH ;+ Д. .В этом случае счетчик 1 после приема на счетный вход А импульсов числа Б сформирует на своем, выходе сигнал переполнени , который поступит на . вход сдвигового регистра 7 и переведет его в состо ние 010, а также пройд через элемент 6 задержки, постуцит на управл ющие входы первой группы элементов И и обеспечит запись в счетчик 1 обратного кода числа Д(Д). В период формировани сиг- нала переполнени счетчик переходит в состо ние 00...О и дополнительной реализации его сброса не требуетс . В рассматриваемом случае в процессе поступлени последующих импульсов Б на выходе счетчика 1 второй сигнал переполнени не по вл етс и сдвиговый регистр 7 к концу цикла сравнени остаетс в состо нии 010 , т. е. с единственным единичным сигналом только на выходе 13.
Пусть Б А „j, + Д. В этомслучае как и в предьщущем, счетчик 1 формирует первый сигнал переполнени , который переводит сдвиговь1й регистр 7 в состо ние ,010. Однако затем, постое размещени в счетчике I числа Д и приема Д + Г импульсов числовой последовательности остатка числа Б на выходе счетчика 1 формируетс второй сигнал переполнени , переводит сдвиговый регистр 7 в состо ние 001, т.е. с единственным единичным состо нием только на выходе на с 311749194 14. По вление единичного сигнала нени с прекращением подачи последнем может интерпретировать- остатка импульсной последовательнокак окончание текущего цикла срав- ста числа Б.
Claims (1)
- УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ, содержащее счетчик, элемент ИЛИ, группы элементов И, причем информационный вход устройства соединен с первым входом элемента ИЛИ, выход которого подключен к счетному входу счетчика, установочные входы первой и второй групп которого соединены с выходами элементов И соответственно первой и второй групп, отличающееся тем,' что, с целью упрощения устройства, оно содержит сдвиговый регистр и два элемента задержки, причем вход начальной установки устройства соединен с входами начальной установки счетчика и сдвигового регистра и с входом первого элемента задержки, выходы которого соединены соответственно с вторым входом элемента ИЛИ и входами разрешения записи элементов И первой группы, информационные входы которых соединены соответственно с входами задания минимального числа устройства, входы задания допуска устройства соединены с информационными входами соответствующих элементов И второй группы, выход переполнения счетчика соединен с входом управления сдвигом сдвигового регистра и через второй элемент задержки - с входами разрешения записи элементов И второй группы, выходы сдвигового регистра являются выходами устройства.<£>SU „ 1174919J 1174919 . ' 2
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833643173A SU1174919A1 (ru) | 1983-07-27 | 1983-07-27 | Устройство дл сравнени чисел |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833643173A SU1174919A1 (ru) | 1983-07-27 | 1983-07-27 | Устройство дл сравнени чисел |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1174919A1 true SU1174919A1 (ru) | 1985-08-23 |
Family
ID=21082096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833643173A SU1174919A1 (ru) | 1983-07-27 | 1983-07-27 | Устройство дл сравнени чисел |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1174919A1 (ru) |
-
1983
- 1983-07-27 SU SU833643173A patent/SU1174919A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 822178, кл. G 06 F 7/04, 1980. Авторское свидетельство СССР № 809168, кл. G 06 F 7/04, 1979. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1071692A (en) | Digital signal processing system | |
| SU1174919A1 (ru) | Устройство дл сравнени чисел | |
| SU1259494A1 (ru) | Преобразователь кодов | |
| SU1310822A1 (ru) | Устройство дл определени старшего значащего разр да | |
| SU1156057A1 (ru) | Преобразователь @ -значного двоичного кода в @ -значный | |
| SU1012261A1 (ru) | Устройство дл контрол двоичного кода на нечетность | |
| RU2013804C1 (ru) | Многоканальное устройство приоритета | |
| SU1418698A1 (ru) | Устройство дл сортировки чисел | |
| SU1325462A1 (ru) | Устройство дл сортировки двоичных чисел | |
| SU1310802A1 (ru) | Устройство дл сравнени чисел | |
| SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
| SU1709293A2 (ru) | Устройство дл ввода информации | |
| SU1425636A1 (ru) | Устройство дл ввода информации | |
| SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
| SU1760631A1 (ru) | Кольцевой счетчик | |
| SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
| SU1417193A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
| SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
| SU993245A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
| SU1434431A2 (ru) | Устройство дл организации очереди | |
| SU1367163A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
| SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
| SU941992A1 (ru) | Преобразователь число-импульсного кода в параллельный двоичный код | |
| SU1075255A1 (ru) | Преобразователь параллельного двоичного кода в число-импульсный код | |
| SU1179317A1 (ru) | Устройство дл сортировки чисел |