SU1072045A1 - Устройство дл прерывани программ - Google Patents
Устройство дл прерывани программ Download PDFInfo
- Publication number
- SU1072045A1 SU1072045A1 SU823432592A SU3432592A SU1072045A1 SU 1072045 A1 SU1072045 A1 SU 1072045A1 SU 823432592 A SU823432592 A SU 823432592A SU 3432592 A SU3432592 A SU 3432592A SU 1072045 A1 SU1072045 A1 SU 1072045A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- interrupt
- inputs
- register
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ ПРОГРАММ, содержащее N-разр дные регистр прерываний и регистр маски, блок анализа приоритета прерываний, шифратор и блок анализа состо ни устройства, причем выходы регистра -прерываний и регистра маски соединены соответственно с входами блока анализа приоритета прерываний, выходы которого соединены с входами шифратора , блок-анализа состо ни устройства содержит элемент четности, схему сравнени и элемент ИЛИ, причем выход элемента четности соединен с первым входом схемы сравнени , отличающеес тем, что, с целью повышени надежности устройства , введены буферный регистр, регистр кода прерывани , регистр готовности , дешифратор, счетчик, эле мент ИЛИ, формирователь управл ющих сигналов и группа из Н элементов И, блок анализа состо ни устройства дополнительно содержит второй и третий элементы четности и вторую схему сравнени , причем группа информаци- . онных входов устройства соединена соответственно с информационными входами регистра маски, регистра готовности и буферного регистра, выходы которого соединены соответственно с информационными входами регистра прерываний, выходы регистра готовности соединены соответственно с входами блока анализа приоритета прерываний и с первыми входами элементов И группы, выход блока анализа приоритета прерываний соединен с | входом Прерывание формировател управл ющих сигналов, с первым входом второй схемы сравнени и с вторым входом первой схемы сравнени блока анализа состо ни устройства, ; группа выходов блока анализа прйбритета прерываний, относ ща с тк четньл прерывани м, соединена соответственно с группой входов первого элемента четности блока анал1рза состо ни устройства и с первой группой входов шифратора, группа выходов блока анализа приоритета прерываний, относ ща с к нечетным прерывани м, § соединена соответственно с группой (О входов второго элемента четности блока анализа состо ни устройства и со второй группой входов шифратора выходы, которого соединены соответственно с информационными входами регистра кода прерывани , выходы регис тра кода прерывани образуют выход Код номера прерывани устройства и соединены соответственно с информаци-, | онными входами дешифратора и с группой входов .третьего элемента четнос O Э { ти блока анализа состо ни устройства , выход которого соединен с входом Ошибка формировател управл ющих сигналов, выходы дешифратора соединеЛ ны с группой входов элемента ИЛИ и с вторыми входами элементов И группы, выходы которых соединены соответственно с входами установки в ноль буферного регистра и регистра прерываний , выход элемента ИЛИ соединен со счетным входом счетчика, выход старшего разр да которого вл етс выходом Переход ЦВМ на резерв устройства , установочный вход устройства соединен с установочным входом счетчика , входы Опрос прерывани , Сброс прерывани и тактовый фор- , мировател управл ющих сигналов в
Description
л ютс одноименньми входами устройства , первый и второй выходы формировател управл ющих сигналов вл ютс соответственно выходами Неисправность устройства прерывани программ и Прерывание устройства, третий, четвертый, п тый и шестой выходы формировател управл ющих сигналов соединены соответственно с входом записи регистра прерываний, регистра кода прерываний, с управл ющий входом дешифратора и с входом элемента ИЛИ, формирователь управл ющих сигналов содержит D-триггеры, элементы И, элементы ИЛИ, элементы НЕ и элемент И-НЕ, причем вход Прерывание фоС мировател управл ющих сигналов соединен с информационным входом первого D-триггера, с первыми входами первого и второго элементов И и с входом первого элемента НЕ, выход которого соединен с первьм входом третьего элемента И, вход Ошибка Формировател управл ющих сигналов соединен с информационным входом второго D-триггера, пр мой коход которого , соединен с первыми входами четвёртого и п того элементов И, с вторым входом третьего эпемен-га- и и вл етс первым выходом формировател управл ющих сигналов, вход Опрос прерывани формировател управл ющих сигналов соединен с входе .второго элемента И, с третьим входом третьего элемента И и с тактовым входом первого D-триггера, пр мой выход которого соединен с первым входом элемента И-НБ, с вторым входом четвертого элемента И и вл етс вторым аиходом формировател управл ющих сигналов , инверсный выхрд первого р-тритгера соединен с первым входом первого элемента ИЛИ и со вторым входом первого элемента И, выход которого
соединен с первым входом второго элемента ИЛИ, вход Сброс прерывани формировател управл к цих сигналов соединен с входом установки в ноль первого и третьего Ь-триггеров и с п тым выходом формировател управл ющих сигналов, тактовый вход формировател управл ющих сигналов соединен с тактовым входом второго и третьего D-триггеров, с вторым входом п того
элемента И, с первым входом шестого элемента И и с входом второго элемента НЕ, выход которого соединен с первым входом седьмого элемента И, с третьим входом первого элеменоа И и с BTOESjiiM входом элемента И-НЕ, прЯЕмой выход D-триггера соединен с втоЕвлм входом первого элемента :ИЛИ, входом седьмого элемента И, с третьим входом п того элемента И и с третьим входом элемента И-НЕf выход которого соединен с вхрддм установки в ноль второго D-триггера, выход первого элемента ИЛИ соединен с вторвлм входом шестого элемента И, вых:од которого вл етс третьим вь ходрм формировател управл ющих сигналов , выход второго эл емента И соеинен с вторь 4 входом второго элемента ИЛИ, выход которого вл етс четверть выходом ФОЕ гарова;телй управл кицих сигналовувыход третьего элемента И соединен с первым входом
третьего элемента ИЛИ,; выход которр го вл етс шестым выходом ф ормйррвател управл ющих (Сигналов выход четертогчэ элемента И соединен с инфорационным входом тЬетье1: о D-триггера , выход п того элемента И соединен с втс«ж входом третьего эле : ИЛИ,: щаход сед|ьмого элемента И ; соединен с третьим входом второго элемена ИЛИ-,; ,.; . :;, . ;,;:. , .
. ,.
Изобретение относитс к вычислительной технике и может быть использовано в системах прерывани цифровых вычислительных машин.
Известно устройство дл обработки запросов : контролем очередности , содержащее блок пам ти, датчик окончани обслуживани , записывающий и считывающий кольцевые счетчики , блок синхронизации кольцевых .счетчиков, схемы запрета, фО1 1Иррватель импульсов, соединенный с шифратором , первые схемы И, nepBEJe входы которых соединены с шифратором, вторые входы соединены с выходами записывающего счетчика, схемы ИЖ,
соединенные с входами Дешифратора, вторые схемы .И, первые входы которых соединены с выходами чеек пам ти, вторые - с выходами считывающего 5 счетчика, а эыходда - с соответствуют щими входами сзс ИЛИ, третьи схемы И и блок контрол «аЛичи информации/ входы которого соединены с выхсщами чеек йашти, а выходы - с
ti первыми входами схем запрета и третьих , схем И и с входами блока синкронизации , первый и второй выходы , которого соединены с входами соответствующих счетчико ву вторые входы
5 схем И соединены с выходами записывающего счетчика и с вторыми входами схем запрета, а выходы третьих схем И через схему ИЛИ соедине ны со счетным входом записывающего счетчика, счетный вход считывающего счетчика соединен с выходом датчика окончани обслуживани и с третьими входс ми вторых схем И l . Недостаток этого устройства - ни ка надежность. Наиболее близким к предлагаемому вл етс устройство дл прерывани {программ, содержащее Н-разр дные ре гистр прерываний и регистр маски, выходы которых соединены с соответс вующими входами узла приоритета, управл ющий выход которого вл етс выходом наличи прерывани , а информационный выход соединен с входом шифратора, выход которого вл етс выходом кода прерывани , содержащее также узел анализа состо ни регистров, дешифратор нечетности кода и схему сравнени , образующие вме сте с шифратором блок анализа .состо ни устройства, причем выходы регистра прерываний подключены к соответствующим входам первой группы входов узла анализа состо ни регистров , втора группа входов которого соединена с соответствующими выходами регистра маски, а выход - с первым входом схемы сравнени , второй вход которой подключен через дешифратор нечетности кода к выхйду шифратора, выход схемы сравнени вл етс контрольным выходом устройства 2 . Недостатком известного устройства вл етс низка надежность его работы, обусловленна неполным охватом контрол работы узла приоритета вследствие чего некоторый класс о иночных ошибок в работе этого узла не вы вл етс контролем. Например, неисправность в цепи формировани сигнала Прерывание может привести либ к сн тию сигнала Прерывание,.-либо к по влению, двух сигналов на информационном выходе узла при6|ритета. В первом случае, если прерывание относитс к четной группе, оно как бы оказьшаетс замаскированным, а so . втором случае, если оба сигнала принадлежат к разным группам (четной , и нечетной), может привести к формированию фиктивного кода прерывани , что обусловливает неправильную работу цифровой вычислительной машины/ а именно - выполнение прерывающей программы, когда запроса прерывани не поступало, или несанкционированно включению участков программ, выполнение которых в данном режиме работы не предусмотрено, или зацикливание вызова прерывающей программы по несуществующему прерыванию. Аналогична ситуаци с по влением двух сигналов на информационном выходе узла приоритета может возникнуть в случае неисправности выходного элемента узла приоритета, если этот элемент формирует сигнал, относ щийс к группе четных прерываний. Цель изобретени - повышение надежности устройства. . Поставленна -цель достигаетс тем, что в устройство дл прерывани программ , содержащее N-разр дные регистр прерываний и регистр-маски, блок анализа приоритета прерываний, шифратор и блок анализа состо ни устройства, причем выходы регистра прерываний , и регистра маски соединены соответственно с входами блока анализа приоритета прерываний, выходы которого соединены с входами шифратора, блок анализа состо ни устройства содержит элемент четности, схему сравнени и элемент ИЛИ, причем выход элемента четности соединен с первым входом схемы сравнени , введены буферный регистр, регистр кода прерывани , регистр готовности, дешифратор , счетчик, элемент ИЛИ, формирователь управл ющих сигналов и группа из N элементов И, а блок анализа состо ни устройства дополнительно содержит второй и третий элементы четности и вторую схему сравнени , причем группа информационных входов устройства соединена соответственно с информационными входами регистра маски, регистра готовности и буферного регистра, выходы которого соединены соответственно с информационными входами регистра прерываний, выходы регистра готовности соединены соответственно с входами блока анализа приоритета прерываний и с первыми входами элементов И группы, выход блока анализа приоритета прерываний соединен с входом Прерывание формировател управл ющих сигналов , с первым входом второй схемы сравнени и с вторым входом первой схемы сравнени блока анализа состо ни устройства, труппа выходов блока анализа приоритета прерываний, ототнос ща с к четным прерьавани м, соединена соответственно с группой входов первого.элемента четности блока анализа состо ни устройства и с первой группой входов шифратора, группа выходов блока анализа приоритета прерываний, относ ща с к нечетным прерывани м, соединена соответственно с группой входов второго элемента четности блока анализа состо ни устройства и с второй группой входов шифратора, выходы которого соединены соответственно с информационными входами регистра кода прерывани , выходы регистра кода прерывани образуют выход Код номера преривани устройства и соединены соответственно с информационныМИ входами дешифратора и с группой входов третьего элемента четности блока анализа состо ни устройства, выход которого соединен с входом Ошибка формировател управл ющих сигналов, выходы дешифраторасоединены с группой входов элемента ИЛИ и с вторыми входами элементов И группы, выходы КОТО15ЫХ соединены соответственно с входами установки в ноль буферного регистра и регистр прерываний, выход элемента ИЛИ соединен со счетным входом счетчика, выход старшего разр да которого вл етс выходом Переход ЦВМ на ре . устройства, установочный вход устройства соединен с установочным входом счетчика, рходы Опрос преры вани , Сброс прерывани и тактовый формировател управл ющих сигналов вл ютс одноименными входами устройства, первый и второй выходы формировател управл ющих сигналов вл ютс соответственно выходами Неисправность устройства прерьюани программ и Прерывание устрой ства, третий, четвертый, п тый и шестой выходы формировател управл ющих сигналов соединены соответстве но с входом записи регистра прерыва ний, регистра кода прерывани , с управл ющими входом дешифратора и с входом элемента ИЛИ, формирователь управл ющих сигналов содержит D-три геры, элементы И, элементы ИЛИ, элементы НБ и э емент И-НЕ, причем вход Прерывание формировател управл ющих сигналов соединен с инфор мационным входом D-триггера с первыми входами первого и второго элементов И и с входом первого элемента НЕ, ВЫХОД которого соединен с первым входом третьего элемента И, вход Ошибка формировател управл ющих сигналов соединен с информацион ным входом второго D-трйггера, пр мой выход которого соединен с первы ми входами четвертого и п того элементов И, с вторым входом третьего элемента И; и вл етс выхо-. дом формировател управл ющих-сигна лов, вход Опрос прерывани формировател управл и цих сигналов соединен с вторым входом второго элемента И, с третьим входом третьего элемента И и с тактовым входом первого D-триггера, пр мой выход которого соединен с первым входсж элемента ,И-ДЕ, с вторым входом четвертого элемента И и вл етс вторым дом формировател управл ющих, сигна лов, инверсный выход первого D-триг .гера . соединен с первым входом пер- вого элемента ИЛИ и с вторым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, вход Сброс прерывани формировател управл ющих сигналов соединен с входом установки в ноль первого и третьего D-триггеров и с п тым выходом формировател управл ющих сигналов, тактовый вход формировател управл ющих сигналов соединен с тактовым входом второго и третьего р-триггеров, с вторым, входом п ,того элемента И, с первым входом шестого элемента И и с входом второго элемента НЕ, выход которого соединен с перВЕлм входом седь-. мого элемента И, с третьим входом первого элемента И и р вторым входом элемента И-НЕ, пр мой выход в-триггера соединён с вторым входом первого элемента ИЛИ, вторым входом седьмого элемента И, с третьим входом п того элемента И и с третьим входом элемента И-НЕ, выход которого соединен с входом установки в ноль второго D-триггера, выход первого элемента ИЛИ соединен с вторым входом шестого элемента И, ыход которого вл етс третью выходом формировател управл ющих сигналов., выход второго элемента И соединен с вторым входом второго элемента ИЛИ, выхс|Д которого вл етс четвертым выходом формировател управл ющих -сигналов , выход третьего элемента И соединен с первым входом третьего элемента ИЛИ выход которого вл етс шестым выходом фО1ллироватёл управл ющих сигналов, выход четвертого элемента И соединен с. информационым входом третьего D-триггера, выход п того элемента.И соединен с вторым входом третьего элемента ИЛИ, выход седьмого элемента И соединен с третьим входом второго элемента ИЛИ. На фиг.1 представлена блок-схема устройства дл прерывани программ; на фиг.2 - схема блока анализа состо ни устройства/ на фиг.З - пример выполнени схемы блока анализа приоритета прерываний, на фиг.4 схема формировател управл ющих сигналов , на фиг.5 - врем ргна диаграмма работы устройства при поступлении запроса на прерывание / на фиг.б и 7 - временные диаграммы работы фор; мировател управл ющих сигналов при поступлении на его входы сигналов Прерывание, Ошибка и Ошибка соответственно. Устройство дл прерывани программ (фиг.1) содержит регистр 1 прерываний, регистр 2 маски, блок 3 анализа приорите.та прерываний, шифратор 4, регистр 5 готовности, регистр 6 кода прерывани , дешифратор 7, буферный регистр 8, N элементов И 9, элемент ИЛИ 10, счетчик 11, формирователь 12 управл ющих сигналов, блок 13 анализа состо ни устройста . Убтройство имеет группу инфорационных входов 14, установочный вход 15 и управл ющие входы 16 Опрос прерывани , Сброс прерывани 17, тактовый 18; а также выходы неисправность устройства прерывани программ 19, Прерывание 20, Код номера прерывани 21, Переход ЦВМ на резерв 22. Блок 13 анализа состо ни устрой ства (фиг.2) содержит элементы 23-2 четности, схемы 26 и 27 сравнени и .элемент ИЛИ 28. Блок Занализа приоритета прерываний (фиг.З) содер сит элементы 2934 И и элементы 35-43 И-НЕ. Формирователь 12 управл ющих сиг налов (фиг.4) содержит D-триггеры 44-46, элементы НЕ 47 и 48, элемент И-НЕ 49, элементы ИЛИ 50-52 и элементы И 53-59. Устройцтво работает следующим образом. Привилегированными командами управл ющей программы по входу 14 за нос тс соответственно запросы на прерывание, код маски и код готовности . Код маски определ ет приоритет прерывающим программам, вызыва емым сигналами запросов на прерыва |ние, относительно выполн емой программы , причем единичное значение разр да регистра 2 соответствует разрешению прерывани при поступлеНИН соответствующего запроса. .Код готовности устройства отраж ет состо ние зоны прерывани в пам ти ЦВМ, в которой хранитс инфор маци , -используема при реагирован на прерь вание. . ; Единичное значение разр да ре . гистра 5 указывает, что прерывание разрешенб и в соответствующих этому разр ду чейках зоны прерывани записана метка (начальный адрес) прерываввдей программы и маска, с которой эта программа должна выполн тьс Нулевое значение регистра 5 указывает , что соответствующее 9тому разр ду прерывание отменено (запреnjeHo ). . Перезапись поступивших запросов из регистра 8 в регистр 1 осуществл етс .по сигналу записи формировател 12 управл ющих сигналов (фиг.-5 7). Блок 3 анализа приоритета прерываний при получении содержимого регистра 1 вьщел ет сигнал прерывани с более- высоким приоритетом, ко торый определ етс слева направоиз числа запросов, разрешенных соответ ственно кодом регистора 2 маски и ко дом регистра 5 готовности. В случае незамаскированного прерывани блок анализа приоритета формирует сигнал Прерывание, поступающий на вход формировател 12 управл ющих сигналов и блока 13 анализа состо ни ус ройства, а также формирует унитарный код номера прерывани , который после преобразовани шифратором 4 в двоичный код поступает на вход реги- стра 6 кода прерывани . Код номера прерывани передаетс на выход 21 устройства, на вход блока 13 анализа состо ни устройства и информационный вход дешифратора 7. Контроль функционировани производитс блоком 13 анализа состо ни устройства параллельно с работой устройства. Дл осуществлени контрол прерывание разделено на две группы четные и нечетные. Разделение осуществл етс по количеству единиц, содержащихс в двоичном коде номера прерывани . Контроль основан на проверке следующих условий: совпадение четности кода номера прерывани на регистре 6 с четностью, определ емой по унитарному коду блока 3, проверка четности должна совпадать с по влением Сигнала Прерывание на выходе блока 3. Элемент 2.3 четности путем суммировани по модулю 2 разр дов кода прерывани , поступающих с регистра 6, формирует четность кода номера прерывани . . Элемент 24 четности путем сумми .ровани по модулю 2 формирует четность р зр дов унитар ного кода,, относ щихс к нечетнымпрерывани м, поступающим из блока 3 анализа приоритета прерываний. Элемент 25 четности путем суммировани по модулю 2 формирует четность разр дов унитарного кода, относ щихс к четным прерывани м, с учетом, результата , полученного при формировании четности элементом 24.. В случае неправильной работы устройства , когда на выходе блока 3 формируетс .неверный унитарный код, или не формируетс сигнал Прерывание, или неправильно формирует код шифратор 4, или неверно производитс за .пись кода в регистр 6, нарушаютс услови , провер емые блоком 13 айаЛиза состо ни устройства. При нарушении этих условий схемы 26 и 27 сравнени вырабатывают сигнал ошибки, который через элемент ИЛИ 28 поступает на выход блока 13 и формирователь 12 управл ющих сигналов формирует, сигнал Неисправность устройства прерывани программ поступающий на выход 19 устройства. При отсутствии нарушений перечисленных условий, т.е. при отсутствии сигнала ошибки на выходе блока 13 . анализа состо ни устройства и наичи разрешенного прерывани на выходе 20 устройства по вл етс сигнал Прерывание. Сигналами с выходов дешифратора 7 через группу элементов И 9 устанавлив1аютс в ноль те разр ды регистров 8 и 1, которые соответствуют но меру обрабатываемого прерывани «Кро ме того, сигналы с выходов дешиф-ратора 7, относ щиес к аппаратным и программным неисправност м, через элемент ИЛИ 10 подаютс на вход счетчика 11, который подсчитывает число обращений к программе анализа неисправностей. Формирование сигнала неисправности прерывает выполнение программы анализа неисправности и счетчик 11 необнул етс , а через устройство прерывани программ осуществл етс очередной вызов програм мы анализа неисправности и, следова тельно, добавление в счетчик 11 еди ницы. Это повтор етс до тех пор, пока очередное добавление не приведет к формированию сигнала переполнени счетчика 11 и по влению на вы ходе 22 устройства сигнала, по которому осуществл етс переключение, цифровой вычислительной машины на резерв. После вы снени и устранени причины неисправности по входу 15 устройства счетчик 11 устанавливает с в исходное состо ние. Блок 3 анализа приоритета прерываний работает следующим образом. Сигналы о состо нии регистра 1 . прерываний, регистра 2 маски и регистра 5 готовности поступают на элементы И 29-32 и И-НЕ 35-38,где осуществл етс их поразрдцное логическое умножение. ч На элементах 33,34 и 39 формируетс сигнал Прерывание, а на элементах И-НЕ 40-43 осуществл етс формирование унитарного кода номера прерывани . При одновременном поступлении нескольких сигналов запроса на прерывание блок 3 анализа приоритета выдел ет сигнал прерывани с наиболее высоким приоритетом, который, определ етс слева направо из числа запросов, разрешенных соответственно сигналами с регистра 2 маски и регистра 5 готовности. Работа формировател 12 управл ю щих сигналов по сн етс временным диаграммами (фиг.б и 7) и определ етс сигналами Ошибка и Прерывание , поступающими на одноименные входы формировател , а также управЛЯЮ .ЩКМИ сигналами Опрос прерьтвани (вход 16) и Сброс прерывани (вход 17), сопроволщаемых тактовыми импульсами, поступающими на вход 18 Формирователь 12 управл ющих сигналов обеспечивает выработку, сигнала: Прерывание, вьщаваемого с .-единичного плеча триггера 44 на выход 20, выдача сигнала осуществл ет с по переднему фронту сигнала Опр прерывани при поступлении сигнала Прерывание с выходаблока 3 анали за приоритета прерываний, сигнала Неисправность устройства прерывани программ , выдаваемого с единичн ного плеча триггера 45 на выход 19, выдача сигнала осуществл етс по переднему фронту тактового импульса при поступлении с выхода блока 13 анализа состо ни устройства сигнала Ошибка, сигналов записи в регистр 1 прерываний (с выхода элемента И 55) записи в регистр 6 кода прерывани (с выхода .элемента ИЛИ 51),управлени дешифратором 7 (одновременно с установкой в ноль триггеров 44 и 46), и сигнала -fl на счетчик 11 (с вы- хода элемента 52 ИЛИ). Формирование Сигнала записи в регистр 1 прерываний осуществл етс на элементах ИЛИ 50 и ИГ55, когда триггер 46 находитс в единичном состо нии или триггер 44 - в нулевом состо нии . Формирование сигнала записи в регистр б кода прерывани ос5таествл етс на элементе И 59 при совпадении сигналов Опрос прерывани и Прерывание , поступающих на входы формировател управл ющих сигналов,или элементах И 58 и 56 при сн тии тактовых импульсов, когда триггер 46 находитс в нулевом состо нии, а на вход формировател поступает .сигнал Прерывание, а также когда триггер 46 находитс .в единичном состо нии. Сформированные на элементах И 59, 58 и 56 сигналы через йлемевт ИЛИ 51 поступают на четвертый выход блока .Формирование сигнала +1 счетчику 11 осуществл етс на элементе И 54 по сигналу тактового импульса, когда триггеры 45 и 46 наход тс в единичном состо нии, или на элементе И 53 по сигналу Опрос прерывани , когда триггер 45 находитс в единичном состо нии, а на вход формировател Прерывание сигнал не поступает. Сигналы с элементов И 54 и 53 через элемент ИЛИ 53 поступают на шестой выход формировател 12 управл ющих сигналов. По сигналу Сброс прерывани , поступающего на вход 17, триггеры 44 и 46 устанавливаютс в нулевое состо ние, а в-цепь управлени дешифратором по п тому выходу вьвдаетс сигнал. Таким образом, путем увеличени . полноты контрол устройства повысилась его надежность того, расширились функциональные возможности устройства за счет сброса признака прерывани при его отмене или по окончании реакции на прерывание, а также за счет формировани сигнала , который может бнть использован дл переключени ЦВМ на |: еэерв.
V7-/
f
iTJT n4TJTj-%jTjtJTjn rTJTri
TJT|JTjrtj /TJUT,,
e
in .
M/ V jCMy jW yjMMK.
ЕЯ 0
Claims (1)
- (54 )(57 ) УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ ПРОГРАММ, содержащее N-разрядные регистр прерываний и регистр маски, блок анализа приоритета прерываний, шифратор и блок анализа состояния устройства, причем выходы регистра прерываний и регистра маски соединены соответственно с входами блока анализа приоритета прерываний, выходы которого соединены с входами шифратора, блок.анализа состояния устройства содержит элемент четности, схему сравнения и элемент ИЛИ, причем выход элемента четности соединен с первым входом схемы сравнения, от л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, введены буферный регистр, регистр кода прерывания, регистр готовности, дешифратор, счетчик, эле=мент ИЛИ, формирователь управляющихсигналов и группа из N элементов И,’ а блок анализа состояния устройства дополнительно содержит второй и тре. тий элементы четности и вторую схему сравнения, причем группа информационных входов устройства соединена , соответственно с информационными входами регистра маски, регистра готовности и буферного регистра, выходы которого соединены соответст.венно с информационными входами регистра прерываний, выходы регистра готовности соединены соответственно с входами блока анализа приоритета прерываний и с первыми входами элементов И группы, выход блока анализа приоритета прерываний соединен с | входом Прерывание формирователя управляющих сигналов, с первым входом второй схемы сравнения и с вторым входом первой схемы сравнения блока анализа состояния устройства, iгруппа выходов блока анализа приоритета прерываний, относящаяся ϊΓ четны* прерываниям, соединена соответственно с группой входов первого элемента четности блока анализа состояния устройства и с первой группой входов шифратора, группа выходов блока анализа приоритета прерываний, относящаяся к нечетным прерываниям, соединена соответственно с группой входов второго элемента четности блока анализа состояния устройства и со второй группой входов шифратора выходы которого соединены соответственно с информационными входами регистра кода прерывания, выходы регис тра кода прерывания образуют выход Код номера прерывания устройства и соединены соответственно с информаци онными входами дешифратора и с груп пой входов .третьего элемента четное ти блока анализа состояния устройст ва, выход которого соединен с входо Ошибка формирователя управляющих сигналов, выходы дешифратора соедин ί ны с группой входов элемента ИЛИ и вторыми входами элементов И группы, выходы которых соединены соответственно с входами установки в ноль буферного регистра и регистра прерываний, выход элементе ИЛИ соединен со счетным входом счетчика, выход старшего разряда которого является выходом Переход ЦВМ на резерв устройства, установочный вход устройства соединен с установочным входом счетчика, входы Опрос прерывания, Сброс прерывания и тактовый фор- ( мирователя управляющих сигналов яв-SU „„1072045 ляются одноименными входами устройства, первый и второй выходы формирователя управляющих сигналов являются соответственно выходами Неисправность устройства прерывания программ и Прерывание устройства, третий, четвертый, пятый и шестой выходы формирователя управляющих сигналов соединены соответственно с входом записи регистра прерываний, регистра кода прерываний, с управляющий входом дешифратора и с входом элемента ИЛИ, формирователь управляющих сигналов содержит D-триггеры, элементы И, элементы ИЛИ, элементы НЕ и элемент И-НЕ, причем вход Прерывание формирователя управляющих сигналов соединен с информационным входом первого D-триггера, с первыми входами первого и второго элементов И и с входом первого элемента НЕ, выход которого соединен с первым входом третье-. го элемента И, вход Ошибка формирователя управляющих сигналов соединен 1 с информационным входом второго ? D-триггера, прямой выход которого соединен с первыми входами четвертого и пятого элементов И, с вторым входом третьего элемента. И и является первым выходом формирователя управляющих сигналов, вход Опрос прерывания формирователя управляющих сигналов соединен с вторым входом второго элемента И, с третьим входом третьего элемента И и с тактовым входом первого D-триггера, прямой выход которого соединен с первым входом Элемента И-НЕ, с вторым входом четвертого элемента И и является вторым выходом формирователя управляющих сигналов , инверсный выход первого D-триггера соединен с первым входом первого элемента ИЛИ и со вторым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, вход Сброс прерывания формирователя управляющих сигналов 7 соединен с входом установки в ноль первого и третьего D-триггёров и с пятым выходом формирователя управляющих сигналов, тактовый вход формирователя управляющих сигналов соединен с тактовым входом второго и третьего D-триггеров, с вторым входом пятого , элемента И, с первым входом шестого элемента И и с входом второго элемента НЕ, выход которого соединен с первым входом седьмого элемента И, с третьим входом первого элемента И и с вторым входом элемента И-НЕ, прямой выход D-триггера соединен с вторым входом первого элемента ИЛИ, вторым входом седьмого элемента И, с третьим входом пятого элемента И и с третьим входом элемента И-НЕ, выход которого соединен с входом установки в ноль второго D—триггера, выход первого элемента ИЛИ соединен с вторым входом шестого элемента И, выход которого является третьим выходом формирователя управляющих сигналов, выход второго элемента И соединен с вторим входомвторого элемента ИЛИ, выход которого является четверть®* выходом формирователя управляющих сигналов , выход третьего элемента И соединен с первым входом Третьего элемента ИЛИ,, выход которого является шестым выходом формирователя управляющих Сигналов, выход четвертого элемента И соединен с информационным входомтретьего D-триггера, выход пятого элемента И соединен с вторые входом третьего элевыход седьмого соединён с тревторого элеменj> С*. . j элемента И тьим входом та ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823432592A SU1072045A1 (ru) | 1982-04-28 | 1982-04-28 | Устройство дл прерывани программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823432592A SU1072045A1 (ru) | 1982-04-28 | 1982-04-28 | Устройство дл прерывани программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1072045A1 true SU1072045A1 (ru) | 1984-02-07 |
Family
ID=21009935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823432592A SU1072045A1 (ru) | 1982-04-28 | 1982-04-28 | Устройство дл прерывани программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1072045A1 (ru) |
-
1982
- 1982-04-28 SU SU823432592A patent/SU1072045A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР №350005, кл.С 06 F 15/46, 1970. 2. Авторское свидетельство СССР 744575, КЛ.С 06 F 9/46,-1980 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1072045A1 (ru) | Устройство дл прерывани программ | |
SU1264174A1 (ru) | Устройство дл обслуживани запросов | |
SU1249521A1 (ru) | Устройство дл контрол следовани модулей программы | |
SU1432522A1 (ru) | Устройство дл формировани сигнала прерывани | |
SU1151968A1 (ru) | Устройство дл фиксации сбоев | |
SU1615719A1 (ru) | Устройство дл обслуживани запросов | |
RU2006926C1 (ru) | Устройство для ввода аналоговой информации в цифровую вычислительную машину | |
SU1129600A1 (ru) | Устройство дл сопр жени датчиков с ЭВМ | |
SU805313A1 (ru) | Устройство приоритета | |
SU1265777A1 (ru) | Устройство дл фиксации неустойчивых сбоев | |
SU1658190A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
SU1026163A1 (ru) | Устройство дл управлени записью и считыванием информации | |
SU1280599A1 (ru) | Устройство дл ввода информации | |
RU2079165C1 (ru) | Устройство для отсчета времени | |
SU1267415A1 (ru) | Микропрограммное устройство управлени | |
SU1288707A2 (ru) | Устройство дл обмена данными между группой каналов ввода-вывода и оперативной пам тью | |
SU1238160A1 (ru) | Буферное запоминающее устройство | |
SU1619264A1 (ru) | Генератор псевдослучайной бинарной последовательности | |
SU1307460A1 (ru) | Устройство дл контрол выполнени программ | |
RU1784981C (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU1112366A1 (ru) | Сигнатурный анализатор | |
SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
RU1795460C (ru) | Устройство дл определени числа единиц в двоичном коде с контролем | |
SU446060A1 (ru) | Устройство управлени вычислительной машины | |
SU1644169A1 (ru) | Устройство дл контрол системы обработки прерываний |