SU805313A1 - Устройство приоритета - Google Patents

Description

(54) УСТРОЙСТВО ПРИОРИТЕТА

Изобретение относитс  к вычислительной технике и может бьггь использовано в цифровых асинхронных многопроцессорных ЭВМ с общей пам тью, общигЯи внешними устройствами или уст ройствами управлени . Известно приоритетное устройство содержащее регистр за вок, выходйой регистр, элементы И, ИЛИ, обеспечивающее выделение приоритетного сигнала в цикле его работы l . Недостатком этого устройства  вл  етс  низка  достоверность выходной информации при случайном характере . поступлени  за вок в цикле его работы . Наиболее близким техническим решени М  вл етс  приоритетное устройство , содержащее регистры за вок и приоритета-, счетчики, генератор импульсов , элементы И, ИЛИ, триггеры управлени ., зан тости и выходные ipk-lfrеры, причем выходы регистров .приоритета через соответствующие элементы И первой группы, управл ющие входы которых подключень к нулевому выходу триггера управлени , сое динены с входами записи соответствующих счетчиков, счетный вход каасдо го из которых через соответствующие элементы И второй группы соединен с выходом генератора импульсов, вторые входы.элементов И второй группы соединены с единичным выходом триггера управлени , третьи входы подключены к соответствующим выходам регистра за вок, выходы счетчиков соединены с соответствующими управл ющими входами регистра за вок, с входами первого элемента ИЛИи единичными входами соответствующих выходных триггеров, вьаходы которых подключены к выходам устройства, выход первого элемента ИЛИ подключен к выходу устройства и через второй элемент ИЛИ соединен с нулевым входом триггера управлени , единичный вход которого подключен к выходу элемента И, первый вход которого соединен с выходом третьего элемента ИЛИ, второй - с выходом треггера зан тости, единичный вход которого соединен с выходом четвертого элемента ИЛИ, нулевой вход - с единичным выходом триггера управлени , входы третьего элемента ИЛИ подключены к выходам регистра за вок, входы регистров приоритета , регистра за вок, управл ющие входы счетчиков и выходных триггеров , вход второго элемента ИЛИ и входы четвёртого элемента ИЛИ соединены с соотвётствукадими входами устройства С2. Недостатком этого устройства  вл етс  низка  достоверность выходной информации, что обусловлено по влением ложной выходной информации всле ствие случайного характера поступлени  за вок на обслуживание. Так, если в течение цикла работы устройства .поступит за вка от более приоритетного абонента, то может возникнуть ситуаци , когда в нескольких счетчиках будут одниковые коды. Например, в 3-х процессорной ЭВМ дл  данного цикла установлены приоритеты процесс ров соответственно 1, 2 и 3. Пусть в процессор вычислений первым поступил запрос от третьего процессора. Тогда по сигналу ПУСК в устройство включаетс  в работу соответствующий счетч1;к. В случайный момент времени, совпадающий со следующим тактом работы генератора импульсов, может поступить запрос от 2-го процессора, который через соответствующий элемент И включает в работу второй счет чик. В данной ситуации в счетчиках 2-го и -З-го процессоров содержатс  одинаковые коды, и в момент их переполнени  возникают два выходных сигнала , что приводит к нарушению вычис лительного процесса в ЭВМ. Кроме того , на выходе устройства могут возникать ложные выходные сигналы. Это обусловлено тем, что при включении ЭВМ триггеры.устройства устанавливаютс  в одно из двух устойчивых состо ний случайным образом. Причем, существенное вли ние на возможность формировани  ложных выходных сигналов оказывает комбинаци  состо ний триггеров управлени  и зан тости. Оба триггера при включении могут ока затьс  в одинаковых любо в различных состо ни х. Цель изобретени  - повышение достоверности выходной йнформации устройства . . Поставленна  цель достигаемс  тем что в устройство, содержащее группу регистров приоритета, входы которых соединены с cooTBeTCTByKRajuMH входами кодов приоритета устройства, а выходы - с первыми вхокамк соответствующих элементов И первой группы, вторыми входами .подключенных к нулевому выходу триггера управлени , а выходами - к информационным входам соответствуюадих счетчиков, счетные входы которых соединены с выходами соответствующих элементов И второй группы , входы сброса-- с управл лодим вхо дом устройства и нулевыми входами ра р дов выходного регистра, а выходы - с единичными входами соответствуквдих разр дов выходного регистра,соответ ствук дими входами первого элемента ИЛИ и нулевыми входами разр дов регистра за вок, единичные входы которых  вл ютс  соответствук цими входами запросов устройства, выходы разр дов выходного регистра  вл. ютс  соответствующими информационными выходами устройства, выход первого элемента ИЛИ соединен с выходом сигнала конца цикла работы устройства н первым входом второго элемента ИЛИ, выходом подключенного к нулевому входу триггера управлени , единичный выход которого соединен с первыми входами соответствук аих элементов И второй группы, вторыми входс1ми подключённых к выходу генератора импульсов, единичнйй вход тзриггера управлени  соединен с выходом элемента И, входы которого соединены соответственно с выходом третьего элемента ИЛИ, подключенного входами к соответствующим выходам триггеров регистра за вок, и с выходом триггера зан тости, подключенного единичным входом к выходу четвертого элемента ИЛИ, первый и второй входы которого соединены с входом пуска устройства и с управл ю-щим входом устройства, введены регистр хранени  за вок, треть  групда элементов И и п тый элемент ИЛИ, причем первый вход п того элемента ИЛИ подключен к единичному выходу триггера управлени , второй вход - ко второму входу второго элемента ИЛИ и входу начального гашени  устройства, а выход к нулевол входу триггера зан тости, первые входы элементов И третьей группы соединены с выходами соответствующих разр дов регистра за вок, вторые входы - с нулевым выходом триггера управлени , а выходы с единичными Бходс1ми соответствуквдих разр дов регистра хранени  за вок, нулевые входы которых подключены к . управл ющему входу устройства, а выходы - к третьим входам соответствующих эллементсгв И второй группы. На чертеже представлена блок-схема устройства. Блок-схема устройства содержит регистр 1 За вок, регистры.2 .и 3 приоритета группы, элементы И 4 и 5 первой группы, счетчики б и 7, элементы И 8 н. 9 второй группы, генератор 10 дашульсозв, первый tl и второй 12 элем&ты ИЛИ, триггер 13 управлени , триггер 14   15 разр дов выходного регистра, четвертый 16 и третий 17 элементы ИЛИ, триггер 18 зан тости, элемент И 19, регистр 20 хранени  за вок, элементы И .21 и 22 третьей группы, п тый элемент ИЛИ 23, шины 24 и 25 входов кодов приоритета устройства , шины 26-и 27 входов запросов устройства,- шину 28 входа пуска устройства, шину 29 управл ющего входа устройства, шину 30 входа начгшьного гашени  устройства, шину 31 выхода сигнала конца цикла работы

устройства, шины 32 и 33 информационных выходов устройства.

При необходимости обращени  к устройству процессоры посылают запросы , поступающие по шинам 26 и 27 в соответствующие разр ды регистра 1 за вок. Количество разр дов регистра 1 равно числу процессоров. Сигналы за вок поступают в случайные моменты времени. Приоритеты процессоро определ ютс  приорите1ными кодгши, которые занос тс  в регистры 2 и 3 приоритета по шинам 24 и 25. Самому приоритетному процессору соответствует наименьший (при выборе В1ычитающёго типа счетчика) или наибольший (в случае выбора суммирующего типа счетчика) приоритетный код. При работе системы эти коды могут измен тьс  при каждом цикле назначени  приоритетов в системе. Элементы, И 4 и 5 обеспечивают перепись приоритетных кодов в соответствующие счетчики б и 7 перед началом очередного цикла работы устройства. Элементы И 8 и 9 позвол ют подать тактовые импульсы от генератора 10 на счет-ные входы тех счетчиков, которые соответствуют процессорам, выставившим запросы в регистр за вок. Заполнение счетчиков б и 7 импульсами происходит до тех пор, пока на выходе одного из счетчиков не по витс  сигнал переполнени . Элемент ИЛИ 11,- обеспечива щий сборку сигналов переполнени , элемент ИЛИ 12 и триггер 13 прекращают доступ от генератора 10 в счетчики импульса, следующего за тем, который вызвсш переполнение соответствующего счетчика. Триггерам 14 и 15 фиксируют на единичном входе импульс переполнени  и формируют единичный выходной сигнал на одной из шин 32 и 33.

Элементы ИЛИ 16 и 17, триггер 18 зан тости и элемент 19 обеспечивают начальный и последукщие циклы работы устройства при поступлении сигнешов в регистр за вок.

Регистр 20 хранени  за вок служит дл  исключени  условий формировани  ложных выходных сигналов за счет воздействи  за вок, поступающих в устройство в цикле его работы путем переписи имеющихс  за вок из регистра за вок через элементы И 21 .к 22. Элёмену ИЛИ 23 обеспечивает установку в н левое состо ние триггера 18 зан тостй в начале работы устройства.

Устройство работает следующим об- разом.

При включении ЭВМ по шине 30 .посгулает сигнал начального г.ашени , посредством которого триггер 18 через элемент ИЛИ 23 и триггер 13 через элемент ИЛИ 12 устанавливаютс  в нулевое состо ние. Приоритетные коды, определенные дл  каждого процессора , по шинам 24 и 25 поступают

в регистры 2 и 3. Сигналы за вок от процессбров.принимаютс  в регистр 1 по шинам 26 и 27. ЗЕдиничное значение нулевого выхода триггера 13 обеспечивает перепись за вок из регистра 1 через элементы И 21 и 22 и регистр 20 приоритетных кодов и регистров 2 и 3 через элементы И 4 и 5 в счетчики б и 7.

Сигнал ПУСК по шине 28 поступает через элемент ИЛИ 16 на единичный

o вход триггера 18, на единичном выходе которого формируетс  единичный сигнал, открывающий элемент И 19, дл  перевода триггера 13 в единичное состо ние сигналами за вок из регист5 ра 1 через элемент ИЛИ 17. Момент перехода триггера 13 в единичное состо ние определ ет нача; о цикла работы устройства. Сигнал с нулевого выхода триггера 13 запирает элементы И 4 и 5, 21 .и 22, обеспечива  тем сатишм

0 защиту устройства от воздействи  приход щих за -вок в цикле его работы.

Сигнал с единичного выхода триггера 13 устанавливает триггер 18 через элемент или 23 в нулевое состо ние и

5 открывает элементы и 8 и 9, которые соответству ют абонентам, имеющим запросы в регистре 20. Элементы и 8 и 9 обеспечивают доступ импульсов: на счетные входы соответствующих

0 счетчиков б и 7 от генератора 10. Заполнение счетчиков происходит до момента по влени  сигнала переполнени  на выходе счетчика, соответствующего наибольшему Приоритету.

5

При поступлении сигнала переполнени , на вход элемента ИЛИ 11 на его выходе формируетс  сигнал конца цикла работы, который по шине 31 поступает дл  запроса к абоненту и через элемент ИЛИ 12 - на нулевой вход

0 триггера 13, перевод  его в нулевое состо ние. При этом лрекращаетс  подача очередного импульса от генератора 10 в счетчики б и 7 через элементы И 8 и 9.

5

Единичный сигнал с выхода соответствующего счетчика подаетс  на триггеры 14 и 15 выходного регистра, в результате чего формируетс  единичный сигнал на определенной шине 32,

O 33 устройства. Этот сигнал поступает в схему управлени  ЭВМ и одновременно устанавливает в нулевое состо ние соответствующий триггер регистра 1, снима .из очереди выбранную за вку.

5

При поступлении по шине 29 сигнала ответа абонента происходит сброс триггеров 14 и 15, счетчиков б и 7 и регистра 20. Одновременно этим же сигналов, уставагливаетс  в единичное состо ние триггер 18 через элемент

О ИЛИ 16. Сигналы с выходов регистра за вок вновь могут поступать на единичный вход триггера 13, обеспечива  начало нового цикла работы устройства .

5

Claims (1)

1. Формула изобретения

   Устройство приоритета, содержащее группу регистров приоритета,входы которых соединены с соответствующими входами кодов приоритета устройства, а выхода — с первыми входами соответствующих элементов И первой группы, вторыми входами подключенных к нулевйяу выходу триггера управления, а выходами — к информационным входам соответствующих счетчиков, счетные входа которых соединены с выходами соответствующих элементов И второй группы, входы сброса — с управляющим входом устройства и нулевыми входами разрядов выходного регистра, а выхода —с единичными входами соответствующих разрядов выходного регистра, соответствующими входами первого элемента ИЛИ и нулевыми входами разрядов регистра заявок, единичные входы которых являются соответствующими входами запросов устройства, выходы разрядов выходного регистра являются соответствующими информационными выводами устройства, выход первого элемента ИЛИ соединен с выходом сигнала конца ^икла работы устройства и первой входом второго элемента ИЛИ, выходом подключенного к нулевому входу триггера управления, единичный выход которого.соединен с первыми входами соответствующих элементов И· второй группы, вторыми входами подключенных к выходу генератора импульсов,. единичный вход триггера управления соеди. ней с выходом элемента И, входы кото- ³ рого соединены соответственно с выходом третьего.элемента ИЛИ, подключенного входами к соответствующим выходам регистра заявок, и с выходом триг- гера занятости, подключенного единичным входом к выходу четвертого элемента ИЛИ, первый и второй входы ко торого соединены с входом пуска устройства и с управляющим входом устройства, отличающееся

   15 тем, что, с целью повышения достоверности выходной информации, в него введены регистр хранения заявок, третья группа элементов И и пятый элемент .ИЛИ, причем первый вход пя20 того элемента ИЛИ подключен к единичному выходу триггера управления, второй вход — ко второму входу второго элемента ИЛИ и входу начального гашения устройства, а выход к нулевому 25 входу триггера занятости, первые входы элементов И третьей группы соединены с выходами соответствующих разрядов регистра заявок, вторые входы — с нулевым выходом триггера управлеjg ния, а выходы — с единичными входами соответствующих разрядов регистра хранения заявок,нулевые входы которых подключены к управляющему входу устройства, а выходы — к третьим входам соответствующих элементов И второй группы.