SU1001102A1 - Устройство приоритета - Google Patents

Description

(54) УСТРОЙСТВО ПРИОРИТЕТА

Изобретение относитс  к вычислитель ной технике и может найти применение в системах, использующих измен емую дисштлину обслуживани . Известно устройство приоритета, содержащее регистр прерываний, элементы И, элемент ИЛИ, дешифратор, счетчик , элемент НЕ 1 . Устройство вследствие ограниченных функциональных возможностей не обеспе чивает управлени  дисшт иной обслуживани  путем изменени  ранее приведенных приоритетов источников. Наиболее близким к предлагаемому  вл етс  устройство приоритета, содержащее регистр прерываний, элементы И, элемент ИЛИ, дешифратор, счетчик, дешифратор адреса и регистры адреса 2 Известное устройство, вследствие ограниченных функциональных возможносте не обеспечивает управлени  дисшшлиной обслуживани  из-за отсутстви  дальнейшего поиска запросов на обслуживание ОТ источников во врем  обработки предествующего запроса. Цель изобретени  - расширение функциональных Возможностей устройства за счет обеспечени  дальнейшего поиска запросов со старшим приоритетом на обслуживание от источников во врем  обработки предшествующего запроса и исключени  возможности выдачи адреса менее приоритетного источника при одновременном приходе нескольких запросов на обслуживание. Поставленна  цель достигаетс  тем, что в устро IcTBo приоритета, содержащее регистр прерываний, дешифратор адреса, регистры адреса по числу разр дов регистра прерываний, дешифратор, первый счетчик, первый элемент ИЛИ, первый элемент НЕ, группу элементов И, причем выходы регистра прерьюаний поразр дно соединены с первыми входами соответствующих элементов И группы , подключенных выходами к соответствутощим входам первого элемента ИЛИ информационные входы регистров адреса подключены к соответствующим адресным входам устройства, выходы регистров адреса соединены с соответствующими входами дешифратора адреса, каждый выход которого подключен к второму входу соответствующего элемента И группы , каждый выход дешифратора подключен к соответствующему управл ющему входу регистра адреса, выход первого элемента ИЛИ подключен к входу nepv вого элемента НЕ, выход которого соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, : вход сброса которого соединен с входом сфоса устройс тва, информационные входы устройства соединены с группой входов регистра прерываний, введены сдвигающий регистр, два триггера, второй элемент НЕ, второй счетчик, схема сравнени , второй и третий элементы ИЛИ, шесть элементов И, причем вход сдвигающего регистра соединен с выходом первого элемента ИЛИ, а.выходы подключены соответственно к входам второго элемента ИЛИ, единичный вход первого триггера соединен с выходом первого . элемента ИЛИ, а выход подключен соответственно через второй элемент НЕ к второму входу первого элемента И и непосредственно к первому входу второго элемента И, тактовый вход устройства соединен с третьим входом первого и вторым входом второго элементов И, выход второго элемента И подключен к счетному входу второго счетчика и к первому входу третьего элемента И, выход которого соединен с первым входом дешифратора, второй вход которого соединен с выходом четвертого элемента И, первый вход которого соединен со счетным входом первого счетчика, выход которого соединен с Ьторым входом четвертого элемента И и с первым входом схемы сравнени , второй вход которой соединен с выходом второго счетчика, с первым входом п того элемента И и с вторым входом третьего элемента И, выход схемы сравнени  соединен с входом сброса второго счетчика и с единичньп входом второго триггера, вход сброса которого соединен с входом сброса устройства, с входом сфоса первого триггера и с вторым входом п того элемента И, выходы регистров адресов соединены с входами третьего элемента ИЛ выход которого соединен с первым вэсо-

дом шестого элемента И, второй вход и выход которого соединены соответственно с выходом второго триггера и с информа1шонным выходом устройства, выход второго элемента ИЛИ соединен с третьим входом п того элемента И, выход которого соединен с информационным входом второго счетчика.

На чертеже приведена структурна  схема устройства.

Устройство содержит регистры 1 адреса , счетчик 2, дешифратор 3, элемент И 4, регистр 5 прерываний, группу элементов И 6, элемент ИЛИ 7, элемент НЕ 8, дешифратор 9 адреса, тактовый вход 10 устройства, вход сброса 11 устройства, адресные входы 12 устройсва , сдвигающий регистр 13, элемент ИЛИ 14, триггер 15, элемент НЕ 16, элементы И 17 и 18, счетчик 19, схему 2О сравнени , элементы И 21 и 22, триггер 23, элемент ИЛИ 24, элемент И 25, информационный выход 26 устройства, информационные нходы 27 устройства.

Устройство работает следующим образом .

Запросы на обслуживание от источников фиксируютс  регистром 5 прерываний по индивидуальным дл  каждого источника входам 27. Во врем  обслуживани  очередного запроса имеетс  возможность поступлени  запроса на обслуживание с более высоким приоритетом . Если на обслуживании запросы от источников отсутствуют, счетчик 2 через элемент И 4 получает с тактового входа 1О импульсы переключени  и через элемент И 22, стробируемый тактовыми импульсами с выхода первого элемента И 4, дешифратор 3 осуществл ет опрос регистров 1 адреса. В регистрах 1 записаны адреса источников в пор дке присвоенных им приоритетов При получении регистром 1 строба опроса от дешифратора 3 код адреса источника , записанный в нем,подаетс  на вход дешифратора 9, который щ.щает сигнал на соответствующий источнику элемент из групп элементов И 6.

Claims (2)

1.Каган Б. М. и Каневский М. М. Цифровые вычислительные машины и системы . М., Энерги , 197О, с. 457.

2.Авторское свидетельство СССР № 600558,фкл. Q 06 F 9/46, 1976 (прототип).

-

ч

3:

ty.

IT

9&

ss

u