SU1478247A1 - Устройство дл индикации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах отображени , подключенных к шине микроЭВМ. ЦЕЛЬ ИЗОБРЕТЕНИЯ - УВЕЛИЧЕНИЕ ИНФОРМАЦИОННОЙ ЕМКОСТИ ПУТЕМ ОБЕСПЕЧЕНИЯ ОДНОВРЕМЕННОГО ОТОБРАЖЕНИЯ НЕСКОЛЬКИХ ДЕСЯТИЧНЫХ ЧИСЕЛ. ПОСТАВЛЕННАЯ ЦЕЛЬ ДОСТИГАЕТСЯ ТЕМ, ЧТО В УСТРОЙСТВО, СОДЕРЖАЩЕЕ БЛОК 1 ПАМЯТИ, ДЕШИФРАТОРЫ 3 И 4, ГЕНЕРАТОР 6 ТАКТОВЫХ ИМПУЛЬСОВ, СЧЕТЧИК 11, ВВЕДЕНЫ БЛОК 2 ПАМЯТИ, ШИФРАТОР 12, ДЕШИФРАТОР 5, RS - триггер 7, элемент И 8, одновибратор 9, элемент И-ИЛИ 10, что обеспечивает автономную работу устройства в режиме отображени  и увеличение количества выводимой на индикатор информации. 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в индикаторных устройствах, подключенных к шине микроЭВМ, Цель изобретения - повышение информационной емкости.

На чертеже представлена функциональная схема устройства.

Устройство содержит первый 1 и второй 2 блоки памяти, первый 3, второй 4 и третий 5 дешифраторы, генератор 6 тактовых импульсов, RS-триггер 7, элемент И 8, одновибратор 9, элемент И-ИЛИ 10, счетчик 11, шифратор 12.

Устройство работает в двух режимах: запись передаваемой информации в запоминающие устройства (ЗУ) й вывод информации из ЗУ на индикатор.

Устройство работает следующим образом.

Информация для отображения передается через параллельный регистр передачи данных (например, восьмиразрядный регистр цифрового выхода микроЭВМ) последовательно, побайтно. Старший полубайт содержит двоичный код одной передаваемой цифры. В младшем полубайте один разряд передает синхронизирующий сигнал (СС), поступающий на тактовый вход устройства, сопровождающий передачу каждой цифры, другой - признак первой передаваемой цифры (П1), поступающий на установочный вход устройства, а два оставшихся разряда содержат двоичный код, поступающий на управляющий вход устройства, и предназначены для передачи признаков: признака последней передаваемой цифры (П2), признака запятой (ИЗ), признака отрицательного числа (П4) или иного признака, например признака ошибки (П5). Все разряды регистра передачи данных выставляются и снимаются одновременно, что обеспечивается коротким сигналом сброса, поступающим на установочный вход устройства, который может быть сформирован, например, одновибратором. Ввод в устройство для индикации (УИ) первой цифры, т.е. начало записи информации в ЗУ, сопровождается признаком П1, по переднему фронту которого формируется короткий импульс, устанавливающий триггер 7 в · режим приема информации и сбрасывающий в ноль адресный счетчик 11. Е таком состоянии триггер прямым выхо дом запрещает прохождение через элемент И-ИЛИ 10 тактовых импульсов, вырабатываемых тактовым генератором

6. Инверсный выход триггера блокирует работу дешифратора 4 индицируемых разрядов, но разрешает прохождение синхросигнала СС через элемент И 8 на одновибратор 9, который формирует по его переднему фронту короткий импульс записи данных в ЗУ, Этот импульс, пройдя через элемент И-ИЛИ 10, задним своим фронтом увеличивает на единицу содержимое адресного счетчика, т.е. готовит адрес для записи в ЗУ следующего передаваемого кода. Р, первое ЗУ 1 записывается код цифры, а во второй ЗУ 2 - один из признаков ПЗ-П5.

Таким образом, признак запятой ПЗ может быть принят несколько раз, соответственно запятая может быть инициирована несколько раз и в любом разряде (кроме последнего). Признаки П4 и ПЗ не привязаны жестко -к номеру разряда и должны передаваться так, чтобы не мешать П2 и ПЗ. Последнюю передаваемую на УК цифру сопровождает признак П2, задний фронт которого переключает триггер 7 в режим индикации, В таком состоянии триггер выключает элемент И 8 и, следовательно, запрещает формирование' одновибратором 9 сигнала записи в ЗУ, переключая их тем самым в режим считывания, снимает блокировку дешифратора 4 и разрешает прохождение тактовых импульсов через элемент И-ИЛИ 10 на счетчик 11, текущее состояние которого определяет теперь не только адрес ЗУ, но и номер индуцируемого разряда индикатора. Состояние счетчика дешифрируется дешифратором 4 и управляет включением соответствующего разряда. Одновременно четырехразрядный двоичный код цифры, считанный из ЗУ 1, преобразуется дешифратором 3 в код семисегментного индикатора и подается на его сегменты. Если считанный из ЗУ 1 код превышает код цифры 9, шифратор 12 блокирует работу дешифратора 4 разряда на один такт, в результате через разряд не индицируется, Таким образом, организуется интервал между несколькими числами, одновременно вводимыми на индикатор, или же расположение числа в любой его части. Код признака ПЗ-П5, считанный из ЗУ 2, управляет соответст3 вующими сегментами (например, запя- .

той) непосредственно без дешифрации.

Предлагаемое устройство допускает подключение к микропроцессорной сис- $ теме. Для этого сигнал выбора устройства (select PORt) подключается к шине П1 и дешифратору 5, строб записи (I/O WRITE) подключается к шине ОС, разряды Д7-Д4 шины данных подключа- jq ютс.я аналогично к ЗУ, а оставшиеся четыре линии связи не используются.

Предлагаемое УИ требуется для подключения к микропроцессорной системе от шести до восьми линий связи, по- |5 зволяет выводить на индикацию несколько независимых чисел любого знака и с любым расположением на индикаторе .

Кроме того, предлагаемое устройст- 2θ во позволяет значительно увеличивать количество выводимой информации без каких-либо изменений связи с источником, единственное требование к временному соотношению сигналов на вхо- 25 де УИ состоит в том, чтобы синхросигнал устанавливался не раньше любого из остальных сигналов.

Claims (1)

1. Формула изобретения

   Устройство для индикации, содержащее перкый блок памяти, информационные входы которого являются информационным входом устройства, а выходы соединены с входами первого дешифра- $$ тора, выходы которого соединены с информационными входами индикаторов, управляющие входы которых подключены к выходам второго дешифратора, входы которого соединены с выходами счетчи ка, генератор тактовых импульсов, отличающееся тем, что, с целью увеличения информационной емкости за счет обеспечения одновременного отображения нескольких десятичных чисел, в него введены третий дешифратор, RS-триггер, элемент И, одновибратор, шифратор, элемент И-ИЛИ, второй блок памяти, информа-¹ ционные входы которого соединены с выходами группы третьего дешифратора, информационные входы которого являются управляющими входами устройства, выход третьего дешифратора соединен с входом Установка единицы RS-триггера, вход Установка нуля которого соединен с установочным входом счет-/ чика и является установочным входом устройства, инверсный выход RS-триггера Соединен с первым управляющим входом второго дешифратора и с первым входом элемента И, второй вход которого является тактовым входом устройства, выход элемента И соединен с входом одновибратора, выход которого соединен с управляющими входами блоков памяти и с первым входом элемента И-ИЛИ, второй вход которого соединен с прямым выходом RS-триггера, а третий вход - с выходом генератора тактовых импульсов, выход элемента И-ИЛИ соединен с тактовым входом счетчика, вых.оды которого соединены с адресными входами блоков памяти, выходы первого блока памяти соединены с входами дешифратора, выход которого соединен с вторым управляющим входом второго дешифратора, выходы второго блока памяти соединены с входами управления запятой индикаторов.