SU1200290A1 - Формирователь адреса - Google Patents
Формирователь адреса Download PDFInfo
- Publication number
- SU1200290A1 SU1200290A1 SU843686944A SU3686944A SU1200290A1 SU 1200290 A1 SU1200290 A1 SU 1200290A1 SU 843686944 A SU843686944 A SU 843686944A SU 3686944 A SU3686944 A SU 3686944A SU 1200290 A1 SU1200290 A1 SU 1200290A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- address
- inputs
- counter
- junior
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
ФОРМИРОВАТЕЛЬ АДРЕСА, содер- жащий коммутатор, счетчики младшег.о и старшего адресов, группа адрес ных входов формировател соединена с группой информационных входов коммутатора , первый и второй выходы которого соединены соответственно .с информационными входами счетчиков младшего и старшего адресов, входы управлени записью которых соединены .с соответствующими входами управлени записью формировател тактовый вход которого соединен со счетным входом счетчика младшего адреса, о т л и чающийс тем, что, с целью упрощени формировател , он содержит триггер, 3) - и R- входы которого соединены с входом разрешени счета формировател , выход переноса счетчика младшего адреса соединен с (-входом триггера, выход которого соединен со счетным входом счетчика старшего адреса, разр дные выходы счетчиков младшего и старшего адресов вл ютс соответственно выходами младшего и старшего адресов формировател .
Description
Изобретение относитс к вычислительной технике , а именно к формировател м адреса, предназначенным дл применени в цифровой вычислительной технике, которые могут быть использованы при построении устройства с микропрограммным управлением а также дл управлени запоминающим устройствами. Цель изобретени - упрощение фор мировател адреса за счет ликвидации соединений выходов регистра адреса с входами коммутатора. Предлагаемое схемное отделение одной части от другой введением динамического D-триггера обеспечивает клапанирование сигнала переноса в виде перепада с О на 1 при рабо те в режиме счета двух частей. В результате отпадает необходимость передачи сигналов с выходов старшей части регистра адреса на его входы через коммутатор дл сохранени информации старшей части во избежание ее ложного срабатьшани , так как старша часть адресного регистра им ет св зь с младшей только в режиме счета двух частей дл передачи сигн ла переноса в виде изменени уровн сигнала с О на 1. На чертеже представлена функциональна схема формировател адре- са . Формирователь адреса содержит счетчик 1 младшего адреса, счетчик старшего адреса, коммутатор 3, дина мический D-триггер 4, тактовый вход 5, входы 6 и 7 управлени записи, счетный вход8 счетчика 2, выход 9 динамического) -триггера 4, выход 1 переноса младшей части, вход 11 син ронизации динамического D Триггера 4, вход 12 разрешени счета, инф мационный вход 13, вход 1.4 раздельной установки в состо ние О дина (мическогоD-триггера 4, выходы 15-. .младших разр дов коммутатора 3j вхо 90 VJ 16 счетчика 1, выходы 17 старших разр дов коммутатора 3, информационный вход 18 счетчика 2. Устройство работает следующим образом . При предварительной записи информации с коммутатора 3 в любую часть или в обе одновременно сигналы пред- варительной записи подаютс в необходимом наборе на входы 6 и 7, При зтом на входе 5 - логический О (счетные импульсы -не подаютс ) и на входе 12 - логический Последнее приводит к тому, что динамический D-триггер 4 устанавливаетс по вг.оду 14 в состо ние О, При этом нулевой уровень на выходе 9 обеспечивает О на счетном входе 8 счетчика 2, исключа возможность по влени ложного сигнала. Поэтому при отсутствии на входе 7 сигнала предварительной записи информаци в старшей части сохран етс , Дп работы в качестве счетчика только младшей части на вход 5 подаютс счетные импульсы, а на входе 12 должен быть потенциал О, которьй приводит к запрету счета старшей части, Дп счета обеих частей необходимо на входы 5 и 12 одновременно подавать импульсы счета единичной пол рности . Тогда, если возникает перенос младшей части в виде перепада с О на 1 на выходе 10, т.е.- на входе 11 (при наличии на входах 13 и 14 сигнала единичной пол рности ), динамический D-триггер 4 переключаетс . в состо ние 1 , что равносильно выдаче сигнала переноса в виде перепада с О на 1 на входе 8, Таким образом, перенос из младшей части в старшую передаетс только в режиме счета обеих частей, обеспечивающем последовательное соединение счетчиков (и во врем подачи счетных импульсов ).
JS/
П
16.
О18
Claims (1)
- ( 54) ФОРМИРОВАТЕЛЬ АДРЕСА, содерч жащий коммутатор, счетчики младшег.о и старшего адресов, группа адрес* ных входов формирователя соединена с группой информационных входов коммутатора, первый и второй выходы которого соединены соответственно с ин формационными входами счетчиков младшего и старшего адресов, входы управления записью которых соединены с со ответствующими входами управления записью формирователя^тактовый вход которого соединен со счетным входом счетчика младшего адреса, о т л и чающийся тем, что, с целью упрощения формирователя, он содержит триггер,®- и R-входы которого 'соединены с входом разрешения счета формирователя, выход переноса счётчика младшего адреса соединен с С-входом триггера, выход которого соединен со счетным входом счетчика старшего адреса, разрядные выходы счетчиков младшего и старшего адресов являются соответственно выходами ’ младшего и старшего адресов формирователя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843686944A SU1200290A1 (ru) | 1984-01-04 | 1984-01-04 | Формирователь адреса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843686944A SU1200290A1 (ru) | 1984-01-04 | 1984-01-04 | Формирователь адреса |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1200290A1 true SU1200290A1 (ru) | 1985-12-23 |
Family
ID=21098377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843686944A SU1200290A1 (ru) | 1984-01-04 | 1984-01-04 | Формирователь адреса |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1200290A1 (ru) |
-
1984
- 1984-01-04 SU SU843686944A patent/SU1200290A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 714397, кл. G 06 F 9/36, 1974. Процессор СМ-1П А131-10 3.057.145 (блок управлени БУ-81 ДВ 3.057.129 ЭЗ) базового вычислительного комплекса СМ-1. Разработ. НПО Импульс, Северодоиецк, Ворошиловградской обл. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1200290A1 (ru) | Формирователь адреса | |
SU1043639A1 (ru) | Одноразр дный двоичный вычитатель | |
SU1478247A1 (ru) | Устройство дл индикации | |
SU1215137A1 (ru) | Запоминающее устройство с коррекцией информации | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
SU1040481A1 (ru) | Устройство дл ввода информации | |
SU1541622A1 (ru) | Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных | |
SU1068927A1 (ru) | Устройство дл ввода информации | |
SU1287139A1 (ru) | Устройство дл ввода информации | |
SU1725394A1 (ru) | Счетное устройство | |
SU1081637A1 (ru) | Устройство дл ввода информации | |
SU1130867A1 (ru) | Асинхронное приоритетное устройство | |
SU427458A1 (ru) | Регенератор двоичных символов | |
SU1672430A1 (ru) | Устройство дл ввода - вывода информации | |
SU1532933A1 (ru) | Устройство дл регистрации неисправностей | |
SU1767520A1 (ru) | Устройство дл отображени графической информации | |
SU711631A1 (ru) | Буферное запоминающее устройство | |
SU1121666A1 (ru) | Устройство дл вывода информации | |
SU400035A1 (ru) | Накопитель импульсов | |
SU1126924A1 (ru) | Пороговый элемент | |
SU1109727A1 (ru) | Устройство дл ввода информации | |
RU1835545C (ru) | Устройство обмена информацией между ЭВМ и абонентами | |
SU454555A1 (ru) | Устройство дл сопр жени канала св зи с эвм | |
SU659904A1 (ru) | Устройство дл регистрации сигналов, представленных в цифровой форме |