SU1541622A1 - Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении систем передачи данных. Целью изобретени   вл етс  повышение достоверности за счет обеспечени  контрол  исправности устройства во врем  работы без нарушени  св зи с аппаратурой передачи данных. Устройство содержит генератор импульсов, параллельно-последовательный преобразователь, блок сравнени , счетчик, регистр режима, регистр готовности, четыре буферных регистра, четыре коммутатора, два формировател  импульсов, группу коммутаторов, п ть триггеров, восемь элементов И, группу элементов И, семь элементов задержки. 3 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении систем передачи данных.

Цель изобретени  - повышение достоверности за счет обеспечени  контрол  исправности устройства во врем  работы без нарушени  св зи с аппаратурой передачи данных.

На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - функциональна  схема параллельно-последовательного преобразовател ; на фиг.З - функциональна  схема последовательно параллельного преобразовател .

Устройство дл  сопр жени  вычислительной машины с аппаратурой передачи данных (фиг. 1) содержит генератор 1 импульсов, параллельно-последовательный преобразователь 2, последовательно-параллелышй преобразователь 3, коммутаторы 4-7, первый буферный регистр 8, регистр 9 режима, регистр 10 готовности , второй буферный регистр 11, элементы И 12-18, группу 19 элементов И, триггеры 20-23, формирователи 24 и 25 импульсов, третий 26 и четвертый 27 буферные регистры, элементы 23-34 задержки, счетчик 35, группу 36 коммутаторов , вход 37 обращени  устройства , вход 38 записи устройства, вход 39 считывани  устройства, информационную шину 40, информационный выход 41 устройства, вход 42 синхронизации выдачи устройства, информационный вход 43 устройства, вход 44 синхронизации.приема устройства, блок 45 сравнени , выход 46 неисправности устройства, элемент И 47 и триггер 48.

сд

Јъ

сэ

КС 1C

1

3154

Параллельно-последовательный преобразователь 2 (фиг. 2) содержит регистр 49 сдвига и элементы И 50 и ИЛИ 51.

Последовательно-параллельный преобразователь 3 (фиг. 3) содержит регистр 52 сдвига, элемент И 53, элемент 54 задержки и элемент ИЛИ 55. Первый элемент 28 задержки необходим дл  обеспечени  надежного приема содержимого регистра 10 готовности в вычислительную машину. Четвертый элемент 31 задержки необходим, чтобы в режиме контрол  сначала произошла пе- репись информации из преобразовател  2 в преобразователь 3 и только потом осуществилс  сдвиг в преобразователе 2. Первый 8 и второй 11 буферные регистры содержат по К разр дов, где К 2 определ етс  количеством биЈ информации , передаваемой из вычислительной машины в устройство и обратно. Регистр 9 режима одноразр дный, регистр 10 готовности двухразр дный. Третий 26 2 и четвертый 27 буферные регистры содержат по (К+l) разр дов. Устройство предназначено дл  работы в системах, где сигналы на входы 42 и 44 синхронизации устройства поступают в одно и то же врем .

Устройство дл  сопр жени  вычислительной машины с аппаратурой передачи данных работает следующим образом.

Существуют два режима работы: рабо-, чий режим и режим контрол , который устанавливаетс  на одноразр дном регистре 9 режима признаком, поступающим из вычислительной машины по информационной шине 40. Нулевое значение д признака означает рабочий режим устройства , единичное значение - режим контрол .

Обычное состо ние устройства - рабочий режим. В этом режиме информаци ,4 поступающа  из вычислительной машины по информационной шине 40, при наличии единичных сигналов на входах 37 и 38 обращени  и записи устройства и .в первом разр де регистра 10 ГОТОВНОС-C тн записываетс  на первый буферный регистр 8 и регистр 9 режима (в регистр 9 режима записываетс  нулева  информаци ). В начале работы устройства устанавливаютс  в нулевое состо ние четвертый 22 и п тый 23 триггеры. Коммутатор г пропускает на вход формировател  25 иппупьсов сигналы с входа 42 синхронизации выдачи устройства.

0

1

0 5 Q

д

5 Q

6224

Эти сигналы и определ ют работу параллельно-последовательного преобразовател  2, на группу информационных входов которого по окончании преобразовани  записываетс  информаци  с выходов первого буферного регистра 8, котора  поступает через коммутатор 7. Сигнал конца преобразовани  параллельно-последовательного преобразовател  2 записываетс  на первый триггер

20,с выхода которого записываетс  через элемент И 14 в первый разр д регистра 10 готовности (дл  обеспечени  надежности записи готовности в регистр 10 элемент И 14 запрещает запись в регистр 10 во врем  обращени  из вычислительной машины к устройству)

В рабочем режиме коммутатор 4 пропускает на вход формировател  24 импульсов сигналы с входа 44 синхронизации приема устройства. Эти сигналы управл ют работой последовательно-параллельного преобразовател  3. По окончании преобразовани  накопленна  информаци , поступивша  по информационному входу 43 устройства, записываетс  на второй буферный регистр 11. Сигнал конца преобразовани  устанавливает в единичное состо ние триггер

21.При отсутствии в этот момент обращени  к устройству со стороны вычислительной машины происходит установка в единичное состо ние второго разр да регистра 10 готовности с: помощью элемента И 15 (после установки в единичное состо ние триггеров регистра

10 готовности осуществл етс  сброс в нулевое состо ние триггеров 20 и 21 через элементы 29 и 30 задержки.

При поступлении единичного сигнала на входы 37 и 39 обращени  и чтени  устройства происходит считывание содержимого регистра 10 готовности и второго буферного регистра 11 через группу 19 элементов FI в информационную шину 40 устройства дл  передачи в вычислительную машину. По окончании преобразовани  в последовательно-параллельный преобразователь 3 записываетс  код 1000...О через группу 36 коммутаторов.

При поступлении в регистр 9 режима единичного сигнала устройство готовитс  перейти в режим контрол . Контроль основан на том, что как правило , аппаратура передачи данных (АПД) имеет относительно низкую скорость передачи (1200 бод, 2400 бод, 9600

бод), в то врен  как узлы цифровой техники, на которых строитс  устройство , позвол ют работать с частотой в несколько МГц. За врем  между соседними информационными знаками можно , не наруша  взаимодействи  с АПД, проверить аппаратуру с помощью высокоскоростной передачи контрольной информации .

После приема каждого очередного знака от АПД происходит анализ состо ни  регистра 9 режима. Если регист

При скорости передачи АПД, равной 1200 бод,на контроль отводитс  около 400 мкс (половина периода следовани  информационных знаков). При частоте генератора 1 МГц можно за это врем  пропустить по устройству до 400 бит Q информации. Обычно достаточно передачи по устройству четырех-п ти групп информационных знаков. Сигнал переполнени  счетчика 35 устанавливает в единичное состо ние- триггер 23,

9 режима находитс  в единичном состо нии и отсутствуют сигналы готовности J5 Управл ющий работой коммутатора 7 и в регистре 10, то сигнал с первого группы 36 коммутаторов, выхода формировател  24 импульсов че- Если во врем  контрол  по оконча- рез элемент И 16 и элемент 32 задерж- нии преобразовани  в преобразователь ки устанавливает в единичное состо - 2 записываетс  содержимое регистра ние триггер 22, перевод  устройство в 20 8, а в преобразователь 3 - код 100... режим контрол . Одновременно с этим 0, то после установки триггера 23 в сбрасываетс  в нулевое состо ние ре- единичное состо ние по окончании пре- гистр 9 режима, а на третий 26 и чет- образовани  происходит перепись в

преобразователи 2 и 3 содержимого ре- 25 гистров 26 и 27 соответственно. После этого через элемент И 18 и элемент 34 задержки происходит сброс в нулевое состо ние триггеров 22 и 23, что означает установление рабочего режима. 30 Во врем  режима контрол  сигнал на информационном выходе 41 устройства не измен етс , поскольку элемент И 47 преп тствует записи информации на триггер 48.

Если во врем  режима контрол  произойдет обращение вычислительной машины к устройству, то записи на регистр 8 не произойдет, так как первый разр д регистра 10 готовности находит- дд с  в нулевом состо нии. Кроме того нулевое значение регистра 10 готовности будет означать дл  вычислительной маПо окончании преобразовани  в пос- шины неподготовленность устройства к ледовательно-параллельном преобразова- обмену (в режиме контрол  триггер 22 теле 3 происходит сравнение содержи- деблокирует запись в регистр 10 готовности ) .

Таким образом, предлагаемое устройство позвол ет проводить контроль оборудовани , не наруша  работы тракта 5опередачи данных.

вертый 27 буферные регистры переписываетс  содержимое преобразователей 2 и 3 соответственно. При этом в параллельно-последовательный преобразователь 2 записываетс  содержимое первого буферного регистра 8, а в последовательно-параллельный преобразователь 3 - код 100...0.

На управл ющие входы коммутаторов 4-6 с выхода триггера 22 поступает единичный сигнал, н результате чего на входы формирователей 24 и 25 импульсов начинают поступать сигналы с генератора 1 импульсов, а сигнал с информационного выхода преобразовател  2 через коммутатор 6 подключаетс  к информационному входу преобразовател  3.

35

мого первого 8 и второго 11 буферных регистров в блоке 45 сравнени  с помощью элемента И 17 и элемента 33 за- держки. При неисправной работе уст- ройства единичный сигнал на выходе 46 неисправности устройства можно использовать как индикацию состо ни  аппаратуры .

Дл  большей надежности информаци  передаетс  по устройству несколько раз. Подсчет циклов контрол  ведетс  с помощью счетчика 35. Число циклов контрол , а следовательно, и разр дность счетчика 35 определ етс  скоФормула изобретени 

Устройство дл  сопр жени  вычислите тельной машины с аппаратурой передачи данных, содержащее генератор импульсов , параллельно-последовательный пре- - образователь, последовательно-параллельный преобразователь, два буферных

ростьй передачи АПД и частотой генератора импульсов.

При скорости передачи АПД, равной 1200 бод,на контроль отводитс  около 400 мкс (половина периода следовани  информационных знаков). При частоте генератора 1 МГц можно за это врем  пропустить по устройству до 400 бит информации. Обычно достаточно передачи по устройству четырех-п ти групп информационных знаков. Сигнал переполнени  счетчика 35 устанавливает в единичное состо ние- триггер 23,

5 Управл ющий работой коммутатора 7 и группы 36 коммутаторов, Если во врем  контрол  по оконча- нии преобразовани  в преобразователь 2 записываетс  содержимое регистра 0 8, а в преобразователь 3 - код 100... 0, то после установки триггера 23 в единичное состо ние по окончании пре- образовани  происходит перепись в

дд

35

Claims (1)

1. Формула изобретени 

   Устройство дл  сопр жени  вычислите тельной машины с аппаратурой передачи данных, содержащее генератор импульсов , параллельно-последовательный пре- - образователь, последовательно-параллельный преобразователь, два буферных

   регистра, регистр готовности, два триггера, четыре коммутатора, четыре элемента задержки, шесть элементов И, два формировател  импульсов, регистр режима, причем первый вход первого элемента И соединен с первым входом второго элемента И, с инверсными входами третьего и четвертого элементов И и  вл етс  входом устройства дл  подключени  к выходу обращени  вычислительной машины, вторые входы первого и второго элементов И  вл ютс  входами устройства дл  подключени  соответственно к выходам записи и чте- ни  вычислительной машины, первые информационные входы первого и второго коммутаторов  вл ютс  входами устройства дл  подключени  соответственно к выходам синхронизации выдачи и синхронизации приема аппаратуры передачи данных, первый информационный вход третьего коммутатора  вл етс  входом устройства дл  подключени  к информационному выходу аппаратуры передачи данных, при этом вход записи регистра режима соединен с входом записи первого буферного регистра и с выходом первого элемента И, третий вход которого соединен с первым формационным выходом регистра ГОТОР- ности, установочный вход которого динен с выходом первого элемента , держки, вход которого соединен с лп ходом второго элемента И, единичный выход первого триггера соединен с первым входом третьего эпемзнта И, выход которого соединен с первым информационным входом регистра готовности и с входом второго элемента за- держки, выход которого соединен с ну левым входом первого триггера, единичный вход которого соединен с выходом конца преобразовани  параллельно-последовательного преобразовате- л , первый и второй синхровходы которого соединены соответственно с первым и вторым выходами первого формировател  импульсов, вход запуска которо го соединен с выходом первого комму- татора, информационный выход параллельно-последовательного преобразовател  соединен с вторым информационным входом третьего коммутатора, выход ко которого соединен с информационным входом последовательно-параллельного преобразовател , первый и второй сип- хровходы которого соединены соответственно с первым и вторым выходами

   второго формировател  импульсов, вход запуска которого соединен с выходом второго коммутатора, единичный выход второго триггера соединен с первым входом четвертого элемента И, выход которого соединен с втор.ым информационным входом регистра готовности и с входом третьего элемента задержки, выход которого соединен с пулевым входом второго триггера, единичный вход которого соединен с выходом конца преобразовани  последовательно- параллельного преобразовател , группа информационных выходов которого соединена с группой информационных входов второго буферного регистра, отличающеес  тем, что, с целью повышени  достоверности за счет обеспечени  контрол  исправности устройства во врем  работы без нарушени  св зи с аппаратурой передачи данных, в устройство ьведоны два буферных регистра , три триггера, счетчик, блок сравнени , два элемента И, группа элементов И, три элемента задержки, группа коммутаторов, причем выходы элементов И группы, группы информационных входов первого буферного регистра , информационный вход регистра режима образуют группу входов-выхо- Т.ОБ устройства дл  подключени  к группе информационных входов-выходов ппч слительной машины, выход блока сравнени   вл етс  выходом устройства дл  подключени  к входу неисправности вычислительной машины, выход третьего триггера  вл етс  выходом устройства дл  подключени  к информационному входу аппаратуры передачи данных при этом выход генератора импульсов соединен с вторым информационным входом второго коммутатора и с входом четвертого элемента задержки, выход которого соединен с вторым информационным входом первого коммутатора, управл ющий вход которого соединен с управл ющими входами второго и третьего коммутаторов,, с инверсным входом п того элемента И, с первым входом шестого элемента И и с единичным выходом четвертого триггера, единичный вход которого соединен с входами записи третьего и четвертого буферных регистров , параллельно-последовательного преобразовател , последовательно-параллельного преобразовател , с установочными входами счетчика, регистра режима и с выходом п того элемента за

   держки, вход которого соединен с выходом седьмого элемента И, первый инверсный вход которого соединен с первым информационным выходом регистра готовности, второй информационный выход которого соединен с вторым инверсным входом седьмого элемента И, первый и второй входы которого соединены соответственно с вторым выходом второго формировател  импульсов и с информационным выходом регистра режима , второй вход четвертого элемента И соединен с вторым входом третьего элемента И и с нулевым выходом четвер того триггера, нулевой вход которого соединен с нулевым входом п того триггера и с выходом шестого элемента задержки , вход которого соединен с выходом восьмого элемента И, первый вход которого соединен с единичным выходом п того триггера, с управл ющим входом четвертого коммутатора, с управл ющими входами коммутаторов группы, выходы которых соединены с группой информационных входов последовательно-параллельного преобразовател , группа информационных выходов которого соединена с группой информационных входов четвертого буферного регистра, группа информационных выходов которого соединена с первыми информационными входами коммутаторов группы, вторые информационные входы которых (кроме первого коммутатора из группы коммутаторов) подключены к шине нулевого потенциала устройства, второй информационный вход первого коммутатора из группы коммутаторов подключен к шине единичного потенциала устройства, выход конца преобразовани  последовательно- параллельного преобразовател  соединен с вторым входом шестого элемента И и с входом записи второго буферного

   0

   5 $

   5

   0

   5

   0

   регистра, группа информационных выходов которого соединена с первой группой информационных входов блока сравнени , втора  группа информационных входов которого соединена с труп- пой информационных выходов первого буферного регистра и с первой группой информационных входов (кроме старшего разр да) четвертого коммутатора , группа выходов которого соединена с группой информационных входов параллельно-последовательного преобразовател , группа информационных выходов которого соединена с группой информационных входов третьего буферного регистра, группа информационных выходов которого соединена с второй группой информационных входов четвертого коммутатора, старший разр д первой группы информационных входов которого подключен к шине единичного потенциала устройства, второй выход первого формировател  импульсов соединен с входом п того элемента И, выход которого соединен с синхровходом третьего триггера, информационный вход которого соединен с информационным выходом параллельно-последовательного преобразовател , разрешающий вход блока сравнени  соединен с выходом седьмого элемента задержки, вход которого соединен с выходом шестого элемента И, с вторым входом восьмого элемента И и со счетным входом счетчи- ка, выход переполнени  которого соединен с единичным входом п того триггера , группа информационных выходов второго буферного регистра, первый и второй информационные выходы регистра готовности соединены с первыми входами элементов И группы, вторые входы которых соединены с выходом второго элемента И.

   I

   кбл.го

   Кйл.П

   51

   K6JI.Z5 (zv Выход)

   /TffA.ZS

   (1ибыхио) KGfl.l

   к бл.21

   г

   50

   ЬЗ-1

   W-Z

   Ш-К

   k I

   Фиг. г

   Фиг.З