SU1762307A1

SU1762307A1 - Устройство дл передачи информации

Info

Publication number: SU1762307A1
Application number: SU894756485A
Authority: SU
Inventors: Альберт Никитович Фойда
Original assignee: Научно-исследовательский институт "Квант"
Priority date: 1989-10-06
Filing date: 1989-10-06
Publication date: 1992-09-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и м.б. использовано дл реализации передачи информации между цифровой вычислительной машиной и периферийными устройствами. Целью изобретени вл етс упрощение устройства . Устройство содержит генератор импульсов 1, дешифратор 2, элемент задержки 3, регистры 4, 5, 6, элементы И 7-9, линии св зи 10, 11, информационные входы устройств 12, формирователи импульсов 13, 14, элемент НЕ 15, триггер 16, элемент И 17, адресные входы 18, информационные входы 19, регистр 20, выходы 21 устройства. 2 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано дл реализации передачи информации между цифровой вычислительной машиной и периферийными устройствами

Известны способ и устройство дн передачи данных, по которому передаютс синхронные биты первого и второго противоположных видов внутри блока, причем число синхробитов, относ щихс ко второму виду, соответствует условию 2NM-N-12- 1 и M-Msf 1 Недостатком их вл етс больша сложность.

Известно устройство дл управлени передачей данных, содержащее генератор импульсов, два дешифратора, четыре элемента задержки, три регистра, восемь элементов И, три элемента ИЛИ, блок пам ти. Недостатком этого устройства вл етс больша сложность устройства.

Целью изобретени вл етс упрощение устройства. В устройстве за счет новых

св зей исключены блок пам ти, дешифратор , элементы ИЛ И, два элемента задержки, четыре элемента И.

Сущность изобретени заключаетс в том, что передаваемый код преобразуетс в последовательный и к нему присоедин етс в конце кодовой посылки импульс, а синхроимпульс в конце кодовой посылки не передаетс .

Отличительными признаками устройства вл ютс наличие двух формирователей импульса, элемента НЕ и триггера, которые соединены с остапьными элементами устройства определенными св з ми и служат дл преобразовани параллельного кода в последовательный, передачи кода и преобразовани с последовательного кода в параллельный .

Предлагаетс устройство дл передачи информации, содержащее генератор импульсов , дешифратор, элемент задержки три регистра, четыре элемента И и две лисо С

х| о

ю

%

VI

нии св зи, причем информационный вход первого регистра соединен с информационным входом устройства, выход первого регистра соединен с первым входом первого элемента И, которое дополнительно содержит два формировател импульсов, элемент НЕ, триггер, причем информационные входы дешифратора соединены с адресными входами устройства к шине логического нул которого подключена группа информационных входов второго регистра, выход которого соединен с первым входом второго элемента И, выход дешифратора соединен с входом записи первого и второго регистров и с входом пуска генератора импульсов , выход которого соединен с входами синхронизации первого и второго регистров, с вторыми входами первого и второго элементов И, выход первого элемента И соединен с входом первого форми- ровател импульсов, выход которого соединен через первую линию св зи с первыми входами третьего и четвертого элементов И, выход второго элемента И соединен через вторую линию св зи со вторым входом третьего элемента И, с инверс- ным входом сброса триггера и через элемент НЕ со вторым входом четвертого элемента И и входом второго формировател импульсов, выход которого соединен со входом сдвига третьего регистра, выходы которого соединены с информационными входами четвертого регистра, выходы которого вл ютс выходами устройства, выход третьего элемента И соединен с входом установки триггера, выход которого через элемент задержки соединен с информационным входом третьего регистра , синхровход четвертого регистра соединен с выходом четвертого элемента И.

На фиг.1 изображена схема устройства; на фиг.2 - его временна диаграмма.

Устройство дл передачи информации содержит генератор импульсов 1, дешифратор 2, элемент задержки 3, три регистра 4, 5, 6, три элемента И 7, 8, 9, две линии св зи 10,11, причем информационные входы первого регистра 4 соединены с информационными входами устройства 12, выход первого регистра соединен с первым входом первого элемента И 7. Устройство также содержит два формировател импульсов 13, 14 элемент НЕ 15, триггер 16, четвертый элемент И 17, причем информационные входы дешифратора соединены 2 соединены с адрес- ными входами 18 устройства к шине логического нул которого подключена группа информационных входов 19 второго регистра 5, выход которого соединен с первым входом второго элемента И 8. Выход

дешифратора 2 соединен с входом записи первого и второго регистров 4, 5 и с входом пуска генератора импульсов 1, выход которого соединен с входами синхронизации

первого и второго регистров 4, 5 со вторыми входами первого и второго элементов И 7, 8, Выход первого элемента И 7 соединен с входом первого формировател импульсов 13, выход которого соединен через первую

0 линию св зи с первыми входами третьего и четвертого элементов И 9, 17. Выход второго элемента И 8 соединен через вторую линию св зи 11 со вторым входом третьего элемента И 9, с инверсным входом сброса

5 триггера 16 и через элемент НЕ 15 со вторым входом четвертого элемента И 17 и входом второго формировател импульсов 14, выход которого соединен с входом сдвига третьего регистра 6, выходы которого соеди0 нены с информационными входами четвертого регистра 20, выходы 21 которого вл ютс выходами устройства. Выход третьего элемента И9 соединен с входом S установки в 1 триггера 16, выход которого

5 через элемент задержки 3 соединен с информационным входом третьего регистра 6. Синхровход четвертого регистра 18 соединен с выходом четвертого элемента И 17. Предположим, в первоначальный мо0 мент времени ТО схема (см. фиг.1) находитс в исходном состо нии. При передаче данных в порт периферийного устройства по сигналам на входе дешифратора 2 вырабатываетс сигнал на выходе элемента 2 в

5 момент Т1, который разрешает прием N+1 разр дного кода в регистр 1, причем старший разр д этого кода должен быть всегда равен 1, а также разрешает прием всех 1 в N разр дный регистр 5, в-третьих устанав0 ливает в первоначальное состо ние генератор 1 На выходе генератора 1 начинают по вл тьс импульсы. Первый импульс в момент Т2 приходит на вход регистров 4, 5 и сдвигает код в этих регистрах на один раз5 р д. Код с выхода регистров 4, 5 стробиру- етс на элементах И 7, 8 сигналами генератора 1.

Код с выхода элемента И 7 поступает через формирователь 13, который представ0 л ет собой последовательно включенный элемент задержки и схему укорочени длительности импульса, например, 133АГЗ, на первый канал св зи, а код с выхода элемента И 8 поступает на второй канал св зи по

5 первому каналу св зи передаютс импульсы , соответствующие 1 передаваемого кода , причем в старшем разр де кода всегда имеетс 1, а количество импульсов при 1 во всех разр дах передаваемого N разр дного кода равно N+1, т.е. на один больше

Claims

разр дности кода, а количество импульсов передаваемых по второму каналу св зи всегда равно N. После формировани импульсов , поступающих с выхода элемента И с помощью триггера 16 и элемента задерж- ки 3 импульсы последовательной кодовой посылки поступают на вход Д третьего регистра 6, а на вход С третьего регистра поступают тактовые импульсы поступающие с выхода формировател 14 укорачивающего длительность импульсов. В момент Т29 на параллельных выходах регистра 6 будет код, который поступал в моментТ1 на входы 12 регистра 4. В момент ТЗЗ на выходе элемента И 17 по вл етс положительный им- пульс, по которому информаци с регистра 6 заноситс в регистр 20. Таким образом с помощью всего двух каналов св зи и, использу малое количество аппаратуры информаци , поступающа в момент Т1 на вход регистра 4, заноситс в момент ТЗЗ в регистр 20 и по вл етс на его выходах 21. Формула изобретени Устройство дл передачи информации, содержащее три регистра, дешифратор, ге- нератор тактовых импульсов, три элемента И и элемент задержки, причем информационный вход первого регистра соединен с информационным входом устройства, выход первого регистра соединен с первым входом первого элемента И, о т л и ч а ю- щ е е с тем, что, с целью упрощени , устройство содержит два формировател импульсов, элемент НЕ, триггер, четвертый

регистр и четвертый элемент И, причем информационный вход дешифратора соединен с адресными входами устройства, к шине единичного потенциала которого подключена группа информационных входов второго регистра, выход которого соединен с первым входом второго элемента И, выход дешифратора соединен с входом записи первого и второго регистров и с входом пучка генератора тактовых импульсов, выход которого соединен с входами синхронизации первого и второго регистров, с вторыми входами первого и второго элементов И, выход первого элемента И соединен с входом первого формировател импульсов, выход которого через первую линию св зи подключен к первым входам третьего и четвертого элементов И, выход второго элемента И через вторую линию св зи подключен к второму входу третьего элемента И, к инверсному входу сброса тоиггера и через эле- мент НЕ к второму входу четвертого элемента И и входу формировател импульсов , выход которого соединен с входом сдвига третьего регистра, разр дные выходы которого соединены с информационными входами четвертого регистра, выходы которого вл ютс выходом устройства, выход третьего элемента И соединен с входом установки триггера, выход которого через элемент задержки соединен с информационным входом третьего регистра, синхров- ход четвертого регистра соединен с выходом четвертого элемента И.

ТО

720

ТЗО T3S

Фиг г