SU734782A1 - Устройство дл передачи и приема дискретных сигналов - Google Patents

Устройство дл передачи и приема дискретных сигналов Download PDF

Info

Publication number
SU734782A1
SU734782A1 SU772511331A SU2511331A SU734782A1 SU 734782 A1 SU734782 A1 SU 734782A1 SU 772511331 A SU772511331 A SU 772511331A SU 2511331 A SU2511331 A SU 2511331A SU 734782 A1 SU734782 A1 SU 734782A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
delay
information
trigger
Prior art date
Application number
SU772511331A
Other languages
English (en)
Inventor
Виталий Васильевич Антонов
Михаил Владимирович Власов
Евгений Диамидович Егоров
Сергей Федорович Жулинский
Николай Георгиевич Моторов
Игорь Федорович Мусатов
Игорь Михайлович Преображенский
Original Assignee
Предприятие П/Я Г-4677
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4677 filed Critical Предприятие П/Я Г-4677
Priority to SU772511331A priority Critical patent/SU734782A1/ru
Application granted granted Critical
Publication of SU734782A1 publication Critical patent/SU734782A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

входу триггера, первый выход второго элемента задержки соединен со вторым входом второго элемер)та ИЛИ-НЕ, инверсный выход первого элемента ИЛИ-НЕ соединен со входом второго элемента задержки, второй выход которого соединен со вторым входом первого элемента ИЛИ-НЕ, на приемном пункте введены триггер и элементы ИЛИ-НЕ второй выход усилител -формировател  подключен к первому входу триггера, инверсный вр ход которого соединен с первым входом первого .элемента ИЛИ-НЕ, примой выход первого элемента ИЛИ-НЕ соединен со входом fiepsoro элемента задержки, второй выход которого подключен к первому входу второго элемента ИЛИ-НЕ, инверсный выход которого соединен со вторь1м входом триггера инверсный выход первого элемента ИЛИ-НЕ соединен со входом второго элемента задержки, второй выход которого подключен ко второму входу первого элемента ИЛИ--НЕ, первый выход второго элемента задержки соединен со вторым входом второго элемента ИЛИ-НЕ. На фи|-. 1 представлена схема устройства , передающа  сторона; на фиг. 2 - то же, приемна  сторона. Устройство содержит на передающей стороне мультиплексор 1, а на приемной стороне демультинлексор 2, линию св зи 3. Мультиплексор 1 выполнен на ключах 4, 5, 6, 7, 8, элементах задержки 9, 10, триггере 11, элементах ИЛИ-НЕ 12, 13, элементе И 14; демультиплексор 2 выполнен на усилителе-формирователе 15, ключах 16, 17, 18, 19, 20, первом элементе 21 задержки, втором элементе 22 задержки, триггере 23, первом элементе 24 ИЛИ-НЕ, втором элементе 25 ИЛИ-НЕ. Устройство работает следующим образом. В исходном состо нии на выходе триггеров 11 и 23 действует высокий потенциал, соответствующий логической « (описание работы устройства проводитс  дл  случа  «положительной логики: верхнему -уровню напр жени  сигнала соответствует логическа  «1, нижнему - логический «О). При этом на пр мом выходе элемента 12   24 ИЛИ-НЕ действует сигнал с уровнем логической «1, а на инверсном выходе этих элементов - действует сигнал с уровнем логического «О. Предназначенна  дл  передачи информаци , представленна  параллельным кодом, поступает в мультиплексор 1 на информационные входы вентилей 5, 6, 7 и 8, причем первый информационный разр д поступает на информационный вход вентил  б, второй разр д на вход вентил  8, третий разр д на вход вентил  5 и четвертый разр д на вход вентил  7. Цикл передачи информации начинаетс  с момента поступлени  на вход триггера 11 запускающего импульса положительной пол рности, который переводит триггер 11 в состо ние логического «О. При этом на выходе элемента 12 ИЛИ-НЕ происходит перепад напр жени  от высокого уровн  к низкому, соответствующему логическому «О, а на инверсном-выходе элемента 12 ИЛИ-НЕ происходит перепад напр жени  от низкого к высокому уровню, соответствующему логической «1. Эти перепады напр жени  через линии 9 и 10 задержки поступают на стробируемые входы вентилей 4, 5, 6, 7 и 8 и на входы схемы 13 ИЛИ. Причем отводы от линии 9 задержки выполнены так, что пеперад напр жени  с пр мого выхода элемента 12 ИЛИ-НЕ поступает на стробируемый вход вентил  4 без задержки, на стробируемые входы вентилей 5 и б с задержкой, равной Т (Т - период следовани  информационных импульсов в последовательном коде на выходе мультиплексора 1), а на стробируемые входы вентилей 7 и 8 с задержкой, равной 2Т. Отводы от линии 10 задержки выполнены так, что перепад напр жени  с инверсного выхода схемы 12 ИЛИ поступает на стробируемые входы вентилей 4 и 5 с задержкой Т/2, на стробируемые входы вентилей 6 и 7 с задержкой 3/2Т, а на стробируемый вход вентил  8 с задержкой 5/2 Т. Таким образом , в начале цикла передачи информации происходит стробирование вентил  4, поскольку на обоих его стробируемых входах одновременно в течение интервала времени Т/2,действуют сигналы, соответствующие логическому «О. При этом уровень сигнала на выходе вентил  4 однозначно определ етс  уровнем сигнала на его информационном входе. Стробирование последующих вентилей 6 и 8 происходит через интервалы времени, равные соответственно Т и 2Т. Перва  половина цикла передачи информации заканчиваетс , когда сигнал, соответствующий логической «1, с инверсного выхода элемента 12 ИЛИ-НЕ поступает на его вход. При этом на пр мом и инверсном выходах элемента 12 ИЛИ устанавливаютс  соответственно сигналы логической «1 и логического «О. При распространении этих сигналов вдоль линий 9 и 10 задержки происходит стробирование вентилей 5 и 7. К концу второй половины цикла передачи информации на оба входа элемента 13 ИЛИ-НЕ одновременно поступают сигналы , соответствующие логическому «О, а на ее инверсном выходе формируетс  импульс положительной пол рности, который устанавливает триггер 11 в исходное состо ние. На этом заканчиваетс  цикл передачи информации в мультиплексоре I. Информационные сигналы с выхода вентилей 5, б, 7 и 8 и импульс синхронизации с выхода вентил  4 через схему 14 объединени  в виде последовательного кода поступают по линии 3 св зи на вход усилител -формировател  15 демультиплексора 2. С выхода усилител -формировател  15 передаваемые информационные сигналы в виде последовательности импульсов поступают на информационные входы вентилей 16, 17, 18, 19 и 20. Одновременно с другого выхода усилител формировател  15 на вход триггера 23 поступает запускающий импульс положительной пол рности. В качестве запускающего импульса в демультиплексоре 2 используют импульс синхронизации,  вл ющийс  первым импульсом передаваемого последовательного кода.
Цикл приема информации в демультиплексоре 2 начинаетс  с момента поступлени  на вход триггера 23 запускающего импульса . Работа триггера 23 и элемента 24 и 25 ИЛИ-НЕ аналогична описанной выще работе схем триггера 11 и элемента 12 и 13 ИЛИ-НЕ, кроме того, параметры линий 21 и 22 задержки аналогичны параметрам линий 9 и 10 задержки. Поэтому стробирование каждого вентил  демультиплексора 2 происходит в тот момент времени, когда на его информационном входе действует импульс соответствующего этому в нтилю разр да передаваемого последовательного кода. При этом на выходах вентилей 17, 18, 19 и 20 формируютс  информационные импульсы соответственно третьего, первого , четвертого и второго разр да передаваемого кода.
Состав и работа устройства описаны на примере устройства, обеспечивающего передачу4 информационных сигналов (в устройстве первый импульс передаваемого последовательного кода служит дл  синхронизации работы мультиплексора 1 и демультиплексора 2). Дл  передачи п-разр дного кода в мультиплексоре и демультиплексоре необходимо использовать по п 4-1 вентилей и линии задержки с соответствующим количеством отводов и величиной задержки.
Применение предложенного устройства дл  передачи цифровой информации в вычительно сократить общее количество кабельных линий.св зи, уменьщить массу, объем и стоимость используемых соединительных кабелей, сократить стоимость работ по их установке и уменьшить число контактов и разъемов межприборных соединений.

Claims (2)

1.Тутевич В. Н. Телемеханика. М., 1973. с. , 231-234.
2.Босын Н. Д. Многоканальные системы передачи инфор.мации. Киев, 1971, с. 151, 195 (прототип).
I
Фиг. 1
Г
15
Фиг.з.
Л
.I
SU772511331A 1977-07-25 1977-07-25 Устройство дл передачи и приема дискретных сигналов SU734782A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772511331A SU734782A1 (ru) 1977-07-25 1977-07-25 Устройство дл передачи и приема дискретных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772511331A SU734782A1 (ru) 1977-07-25 1977-07-25 Устройство дл передачи и приема дискретных сигналов

Publications (1)

Publication Number Publication Date
SU734782A1 true SU734782A1 (ru) 1980-05-15

Family

ID=20719517

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772511331A SU734782A1 (ru) 1977-07-25 1977-07-25 Устройство дл передачи и приема дискретных сигналов

Country Status (1)

Country Link
SU (1) SU734782A1 (ru)

Similar Documents

Publication Publication Date Title
SU734782A1 (ru) Устройство дл передачи и приема дискретных сигналов
SU1159164A1 (ru) Преобразователь последовательного кода в параллельный
SU1762307A1 (ru) Устройство дл передачи информации
SU708527A1 (ru) Преобразователь двоичной последовательности в дуобинарную
SU1159171A1 (ru) Устройство дл выбора цикла повторени информации
US5268931A (en) Data communication system
SU1462485A2 (ru) Преобразователь последовательного кода в параллельный
SU1355976A1 (ru) Устройство дл передачи и приема цифровой информации
SU1732485A1 (ru) Устройство дл передачи и приема данных в полудуплексном режиме
SU1095220A1 (ru) Устройство дл передачи и приема дискретных сообщений
RU2011303C1 (ru) Устройство тактовой синхронизации
SU1751797A1 (ru) Устройство дл приема информации
SU504306A1 (ru) Устройство дл генерировани тактовых сигналов
SU1510105A1 (ru) Устройство дл передачи и приема данных
SU1383508A1 (ru) Преобразователь последовательного кода в параллельный
SU1334150A1 (ru) Устройство дл контрол регистра сдвига
SU843285A1 (ru) Устройство дл передачи и приемацифРОВОй иНфОРМАции
SU1720164A1 (ru) Устройство дл последовательного обмена данными с квитированием
SU1322344A1 (ru) Устройство дл передачи и приема цифровой информации
SU1575321A1 (ru) Устройство преобразовани линейного сигнала
SU1201858A1 (ru) Устройство дл передачи и приема информации
SU1589417A1 (ru) Устройство дл передачи и приема данных
SU1001486A1 (ru) Двоичный счетчик импульсов
SU1290532A1 (ru) Декодирующее устройство
SU1714815A1 (ru) Устройство дл обмена цифровой информацией