SU1575321A1 - Устройство преобразовани линейного сигнала - Google Patents
Устройство преобразовани линейного сигнала Download PDFInfo
- Publication number
- SU1575321A1 SU1575321A1 SU884462349A SU4462349A SU1575321A1 SU 1575321 A1 SU1575321 A1 SU 1575321A1 SU 884462349 A SU884462349 A SU 884462349A SU 4462349 A SU4462349 A SU 4462349A SU 1575321 A1 SU1575321 A1 SU 1575321A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal
- shift register
- decoder
- Prior art date
Links
Abstract
Изобретение относитс к электросв зи. Цель изобретени - повышение точности преобразовани линейного сигнала. Устройство преобразовани линейного сигнала содержит пороговый формирователь 1 импульсов, состо щий из блока ввода 2 симметричных цепей, корректирующего усилител 3 и станционного регенератора 4, выделитель 5 импульсов нарушени чередовани пол рностей, регистр 6 сдвига, дешифратор 7, линии задержки 8-11, управл емый электронный ключ 12, формирователь 13 троичного сигнала и выделитель 14 тактовой частоты. Цель достигаетс за счет обеспечени оптимального согласовани режимов работы аналоговых и цифровых систем передачи в одном кабеле. 2 ил.
Description
Изобретение относится к электросвязи и может быть использовано для обеспечения совместной работы цифровых и аналоговых систем подачи в одном кабеле.
Цель изобретения - повышение точности преобразования за счет оптимального согласования режимов работы аналоговых и цифровых систем переда- ц) чи в одном кабеле.
На фиг«1 изображена структурноэлектрическая схема устройства; на фиг.2 - эпюры напряжений, поясняющие его работу. >5
Устройство содержит пороговый формирователь. 1 импульсов, который состоит из блока 2' ввода симметричных цепей, корректирующего усилителя 3 и станционного регенератора 4, вы- 20 делитель 5 импульсов нарушения чередования полярностей, регистр 6 сдвига, дешифратор 7, первую 8, вторую 9, третью 10 и четвертую 11 линии задержки, управляемый электронный 25ключ 12, формирователь 13· троичного сигнала и выделитель 14 тактовой частоты,
Устройство работает следующим образом, 30
На вход порогового формирователя импульсов, состоящего из последовательно соединенных блока 2 ввода симметричных цепей, корректирующего усилителя 3 и станционного регенерато- 35 ра 4, поступает сигнал в коде с улучшенной балансировкой (фиг.2а). Блок ввода симметричных цепей служит для разделения цепей цифрового сигнала от сигнала телеконтроля и цепей дис- 40 танционного питания. Усилитель 3 предназначен для линейного усиления и частотной коррекции сигнала. Сигнал с выхода усилителя 3 поступает на входы станционного регенератора 4 и 45 на вход выделителя 14 тактовой частоты. Выделитель 14 тактовой частоты выполнен на основе кварцевого фильтра и позволяет из информационного сигнала выделить сигнал тактовой частоты 8,448 МГц (фиг,2б), необходимый для работы станционного регенератора 4 и регистра 6 сдвига. .Станционный регенератор 4 восстанавливает амплитуду и форму импульсов. С его $$ выходов сигналы, соответствующие положительным (фиг.2в) и отрицательным (фиг.2г) импульсам входного сигнала, поступают на выделитель 5 импульсов нарушения чередования полярностей и на вход регистра 6 сдвига. Выделитель 5 формирует на своем выходе импульс в том случае, когда во входном троичном сигнале имеется импульс той же полярности, что и последний предыдущий (фиг.2д). С выхода выделителя 5 сигнал поступает на вход дешифратора 7, задерживается на три такта и сравнивается с сигналами, которые поступают на другие (четыре) входы с регистра 6 сдвига. С первого выхода дешифратора 7 сигнал проходит через второй элемент 9 задержки и поступает на второй управляющий вход регистра 6 сдвига, а затем на 3-й и 4-й разряды регистра 6 сдвига (фиг.2е} а также проходит на третий элемент 10 задержки и, складываясь с сигналом с выхода регистра 6 сдвига, задерживается на четвертом элементе 11’ задержки и поступает на входы (прямой и инверсный) управляемого электронного ключа 12. С второго выхода дешифратора 7 сигнал через первый элемент 8 задержки поступает на пятый разряд регистра 6 сдвига (фиг.2ж). Сигнал с первого выхода регистра 6 сдвига поступает на сигнальный вход управляемого электронного ключа 12.
В зависимости от комбинации на одном из выходов дешифратора 7 появляется импульс. Этот импульс, проходя через элементы задержки, производит в регистре 6 сдвига перезапись вставок (рис. 2з), т.е. при появлении на одном из выходов дешифратора 7 импульса на i-м такте содержимое третьей, четвертой и пятой ячеек регистра 6 сдвига (т.е. ί-1-й, ϊ-2-й, i-3-й такты), поступающее на вход управляемого электронного ключа 12, распределяется по его выходам таким образом, как показано на временных диаграммах на фиг.2и,к.
При наличии 1 на первом управляющем входе регистра 6 сдвига на выходе управляемого электронного ключа 12 формируется комбинация BOOU, и при наличии 0 формируется комбинация 00OU, где В - импульс, который появляется на том выходе управляемого электронного ключа 12, на котором он появился бы при отсутствии ”1 на одном из выходов дешифратора 7} U - импульс, который появляется на том же выходе управляемого электронного ключа 12, на котором πο-ι является последний предыдущий им- пульс; 0 - низкий уровень.на обоих , выходах управляемого электронного .
ключа 12. При отсутствий вставок во входном троичном сигнале на выходе ььщелителя 5 отсутствуют импульсы и на дешифратор 7 приходит 0, на выходах дешифратора 7 отсутствуют управляющие сигналы. Поэтому входной сигнал проходит через регистр 6 сдвига и поступает на вход сигнала управляемого электронного ключа 12. На его выходах поочередно появляются импульсы, которые затем поступают на входы формирователя 13 троичного сигнала,' на выходе которого появляется троичный сигнал, соответствующий входному сигналу.
При появлении во входном сигнале комбинации BUBU или UOBU на выходе выделителя 5 появляются импульсы в том месте, где передавался импульс U, нарушающий чередование полярностей. В дешифраторе 7 информация о комбинациях вида 1111 или 1011 сравнивается с информацией о полярности импульсов данной комбинации и при совпадении этих двух условий, т.е. при передаче комбинации BUBU или UOBU, формирователь 13 троичного сигнала преобразует импульсы, поступающие с одного выхода управляемого электронного ключа 12, в^импульсы положительной полярностиJ импульсы, импульсов нарушений чередования полярностей, управляемый электронный ключ, формирователь троичного сигнала, регистр сдвига и выделитель тактовой частоты, выходы которого подключены к синхронизирующему входу регистра сдвига и первому входу' порогового формирователя импульсов, информационные выходы которого подключены к входам выделителя импульсов нарушений чередования полярностей, первый выход регистра сдвига подключен к сигнальному входу управляемого электронного ключа, выходы которого подключены к входам формирователя троичного сигнала, выход которого является выходом устройства, входом которого является второй вход порогового формирователя импульсов, отличающееся тем, что, с целью повышения точности преобразования за счет оптимального согласования режимов работы аналоговых и цифровых систем передачи в одном кабеле, введены первая линия задержки и последовательно соединенные дешифратор, вторая, третья и четвертая линии задержки, второй вход и 30 выходы которой соединены соответственно с сигнальным и управляющими входами управляемого электронного ключа, тактовый и информационные выходы порогового формирователя импульсов соединены соответственно с входом выделителя тактовой частоты и сиг10 поступающие с другого выхода управляемого электронного ключа 12, в импульсы отрицательной полярности, а 0 - в ”0 (фиг.2л)’.
Claims (1)
- Формула изобретенияУстройство преобразования линейного сигнала, содержащее пороговый формирователь импульсов, выделитель нальными входами регистра сдвига, первый и второй управляющие входы и второй выход которого соединены со 40 ответственно с выходами первой и вто рой линий задержки и первым входом дешифратора, второй вход и выход которого соединены соответственно с выходом выделителя импульсов наруше45 ний чередования полярностей и входом первой линии задержки.157-5321
ии ΠΙΊΠΠΠΙ LTO ~~ пппппппп £О Г ~Ί ....................ст ст п п П п п л п п “Ί п ..................п. п п . 0 п.. ---—-----,---------ав» Фиг. 2 л
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884462349A SU1575321A1 (ru) | 1988-07-15 | 1988-07-15 | Устройство преобразовани линейного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884462349A SU1575321A1 (ru) | 1988-07-15 | 1988-07-15 | Устройство преобразовани линейного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1575321A1 true SU1575321A1 (ru) | 1990-06-30 |
Family
ID=21390529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884462349A SU1575321A1 (ru) | 1988-07-15 | 1988-07-15 | Устройство преобразовани линейного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1575321A1 (ru) |
-
1988
- 1988-07-15 SU SU884462349A patent/SU1575321A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1394446, кл. Н 04 L 5/04, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3523291A (en) | Data transmission system | |
SU1575321A1 (ru) | Устройство преобразовани линейного сигнала | |
GB1146728A (en) | Improvements in and relating to binary information transmission systems | |
GB1014358A (en) | Pulse converting system | |
SU766033A1 (ru) | Устройство дл передачи и приема разнопол рных двоичных сигналов | |
SU1394446A1 (ru) | Устройство преобразовани линейного сигнала | |
SU1691967A1 (ru) | Система передачи данных | |
SU1538271A2 (ru) | Устройство дл формировани фазомодулированных сигналов | |
SU1172047A1 (ru) | Устройство дл передачи и приема цифровых сигналов | |
SU1649676A1 (ru) | Преобразователь кодов | |
SU1762418A1 (ru) | Устройство передачи и приема двоичных сигналов | |
SU1125754A1 (ru) | Многоканальна система св зи | |
US5268931A (en) | Data communication system | |
SU1660191A2 (ru) | Многоканальна некогерентна система св зи | |
SU1660193A1 (ru) | Устройство блочной синхронизации | |
SU1457170A2 (ru) | Устройство дискретного фазировани | |
SU1283980A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU640435A1 (ru) | Устройство дл преобразовани двоичного кода в квазитроичный | |
RU1793452C (ru) | Устройство дл передачи информации | |
SU1385315A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU924905A2 (ru) | Устройство дл передачи и приема разнопол рных двоичных сигналов | |
SU1594703A1 (ru) | Преобразователь двоичного кода в четырехпозиционный код | |
SU734782A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
SU1251339A1 (ru) | Способ формировани и дешифрации канального сигнала и устройство дл его осуществлени | |
SU1566484A1 (ru) | Преобразователь последовательного двоичного кода в бипол рный сигнал |