SU1538271A2 - Устройство дл формировани фазомодулированных сигналов - Google Patents
Устройство дл формировани фазомодулированных сигналов Download PDFInfo
- Publication number
- SU1538271A2 SU1538271A2 SU874211255A SU4211255A SU1538271A2 SU 1538271 A2 SU1538271 A2 SU 1538271A2 SU 874211255 A SU874211255 A SU 874211255A SU 4211255 A SU4211255 A SU 4211255A SU 1538271 A2 SU1538271 A2 SU 1538271A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- block
- keys
- unit
- outputs
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Изобретение относитс к технике св зи. Цель изобретени - повышение помехозащищенности формируемых сигналов. Устройство содержит г-р 1 несущих колебаний, фазовые блоки 2, ключи 3, элементы ИЛИ 4, блок дешифрации 5, блок сравнени 6, блок 7 элементов И 8, блок задержки 9, элемент И 10, инвертов 11 и блок 12 регистров сдвига. Сигнал с выхода г-ра 1, проход через соответствующие фазовые блоки 2, поступает на информационные входы ключей 3, поочередное управление которыми осуществл етс через соответствующие элементы ИЛИ 4 сигналами, вырабатываемыми элементами И 8. Цель достигаетс введением элементов ИЛИ 4, блока дешифрации 5, блока сравнени 6 и блока задержки 9. 1 ил.
Description
Изобретение относится к технике связи, может использоваться для передачи цифровой информации, когда имеются жесткие требования на время пе- j редачи информации при формировании фазомодулированных сигналов, и является усовершенствованием изобретения по авт.св. № 1429333.
Цель изобретения - повышение по- 10 мехозащищенности формируемых сигналов.
На чертеже приведена структурная электрическая схема предложенного устройства. 15
Устройство для формирования фазомодулировапных сигналов содержит генератор 1 несущих колебаний, фазовые блоки 2.1-2.21’, ключи 3.1-3.2П, элементы ИЛИ- 4. 1 -4JL, блок 5 дешифра- 20 Дин, блок б сравнения, блок 7 элементов И 8, блок 9 задержки, элемент Л 10, инвертор 11 и блок 12 регистров сдвига.
Устройство работает следующим об- 25 (разом.
Сначала на первый вход устройства -Додают· ”0, поступающий на вход блока 5 дешифрации, блокируя выходы Элементов И 8 блока 7 и разрешающий 30 (через инвертор 11') прохождение синхкигнала второго входа устройства чебез элемент И 10 в блок 12 регистров сдвига. Одновременно на третий вход устройства последовательно по- 35 Дается πι·η битов ш п-послед&вательйостей. Тем самым осуществляется запо1йинанне информации в блоке 12 регистров сдвига для подачи их в дальнейшем на соответствующие входы элемен- 40 Тов 8 блока 7.
Как только информация заполнена, На первый вход устройства подается ”, запрещающая проход синхросигнала и, следовательно, изменение состоя-45 Ния блока 12 регистров сдвига, на выходах которого находятся биты Й1 η-последовательностей. После этого осуществляется их параллельная обработка в элементах И 8 блока 7: в первом - формирование управляющих сигналов для всех ключей 3.1-3,2h, во втором - для соответствующих L ключей 3.
Выходы элементов И 8 блока 7 управ· ляют работой ключей 3.1-3.214 поочередно,. что обеспечивается задержкой ”1”, поданной на информационный вход соответствующего элемента И 8 блока 7 и задержанной блоком 9 задержки до подачи на информационный вход другого элемента И 8 блока 7«
В блоке 7 сравнения осуществляется сравнение информационных сигналов, поступающих соответственно по первому и второму входам устройства.
С выхода генератора 1 несущих колебаний сигнал, проходя через соответствующие фазовые блоки 2.1-2.2”, σ поступает на информационные входы ключей 3.1-3.2”, управление которыми осуществляется через соответствующие элементы ИЛИ 4.1-4.L.
Claims (1)
- Формула изобретенияУстройство для формирования фазомодулированных сигналов по авт.св. № 1429333, отличающееся тем, что, с целью црвьппения помехозащищенности формируемых сигналов, введены элементы ИЛИ и последовательно соединенные блок дешифрации, блок задержки и блок сравнения, при этом выходы блока элементов И подключены к управляющим входам блока дешифрации, информационный вход которого соединен с входом инвертора, и блока сравнения, выходы которых подключены к входам элементов ИЛИ, выходы которых соединены с управляющими входами одних ключей, а управляющие входы других ключей соединены с соответствующими выходами блока дешифра. ЦИИ,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874211255A SU1538271A2 (ru) | 1987-02-06 | 1987-02-06 | Устройство дл формировани фазомодулированных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874211255A SU1538271A2 (ru) | 1987-02-06 | 1987-02-06 | Устройство дл формировани фазомодулированных сигналов |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1429333 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1538271A2 true SU1538271A2 (ru) | 1990-01-23 |
Family
ID=21291259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874211255A SU1538271A2 (ru) | 1987-02-06 | 1987-02-06 | Устройство дл формировани фазомодулированных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1538271A2 (ru) |
-
1987
- 1987-02-06 SU SU874211255A patent/SU1538271A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1429333, кл, Н 04 L 27/20, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3523291A (en) | Data transmission system | |
KR880009520A (ko) | 디지탈 데이타 메모리 시스템 | |
US4100541A (en) | High speed manchester encoder | |
SU1538271A2 (ru) | Устройство дл формировани фазомодулированных сигналов | |
JP2004032217A (ja) | パラレル・シリアル変換回路、シリアルデータ生成回路、同期信号生成回路、クロック信号生成回路、シリアルデータ送信装置、シリアルデータ受信装置およびシリアルデータ伝送システム | |
US3803354A (en) | Frequency shift digital communication system | |
US5469430A (en) | Method and devices for simultaneous transmission of two heterochronous binary signals on the same transmission medium | |
CA2017539A1 (en) | Method and apparatus for receiving a binary digital signal | |
JPS558166A (en) | Data transmission system | |
SU588614A1 (ru) | Устройство дл формировани сигналов многократной модул ции | |
JP2576657B2 (ja) | タイミング信号発生器 | |
JPH04233014A (ja) | コンピュータ・システム | |
SU1575321A1 (ru) | Устройство преобразовани линейного сигнала | |
KR100474991B1 (ko) | 반도체 메모리장치의 입력버퍼 및 입력 버퍼링 방법 | |
SU1372601A2 (ru) | Устройство дл формировани многопозиционных биортогональных шумоподобных сигналов | |
KR960011615A (ko) | 위상 변화에 의한 신호의 타이밍 또는 지연시간 제어용의 타이밍 제어기 및 제어 지연회로 | |
SU1413706A1 (ru) | Генератор случайной последовательности | |
JPS5451710A (en) | Bit phase synchronizing circuit | |
RU1811022C (ru) | Устройство дл передачи частотно-манипулированных сигналов | |
SU1741282A2 (ru) | Устройство дл приема биимпульсных сигналов | |
SU794742A1 (ru) | Устройство подавлени шумов вТЕлЕфОННОМ СлужЕбНОМ КАНАлЕ | |
SU362437A1 (ru) | Устройство формирования ансамбля частотно- временных сигналов | |
SU836802A2 (ru) | Устройство дл уплотнени псевдошумовыхСигНАлОВ | |
SU711695A1 (ru) | Система св зи с адаптивной дельта- модул цией | |
JPS6411980B2 (ru) |